PS2键盘接口模块设计文档.doc

PS2键盘接口总体设计方案 本文描述PS2键盘接口模块的功能，接口，时序和实现方案。 1．功能 本设计模块能够识别PS2键盘对PS2键盘产生的通码和断码进行采集，辨别和存储，然后把PS2键盘的通码转换成ASCII码，进行数据的传输并且产生中断信号。 端口定义 端口名 输入/输出 端口描述 clk In 时钟，频率为2.048Mhz，占空比为50%。 reset In 异步复位信号 ps2_clk, In PS2键盘时钟 ps2_data, In PS2键盘数据 ps2key_data Out 接收到的PS2键盘对ASCII码 RI Out 接收完成中断信号 2．接口说明 图 1 PS/2 硬件接口外形图 module ps2key(sys_clk, //输入,系统时钟 reset, //输入,复位端 ps2_clk, //输入,PS2键盘时钟 ps2_data, //输入,PS2键盘数据 ps2key_data, //输出,接收到的PS2键盘对ASCII码 RI //输出,接收完成中断信号 ); input sys_clk; input reset; input ps2_clk; input ps2_data; output[7:0] ps2key_data; output RI; 3．时序说明 PS/2 协议是一种双向半双工串行通信协议，时钟信号由键盘产生，最大时钟频率为33kHz,推荐频率在15kHz。通信两端通过Clock同步，通过Data 交换数据，任何一方如果想禁止另一方通信时，只需将Clock 拉到低电平。其传输时序根据传输的方向不同分为发送和接收两个不同时序逻辑，图2 是从键盘到主机的时序图。 图2 键盘发送数据时序图 其中：Start：起始位，总为‘0’（低电平） Data0～Data7：8 位数据位（低位在前，高位在后） Parity：奇偶校验位（为奇校验） Stop：停止位，总为‘1’（高电平） 当键盘要向主机通信时，键盘总是首先检查时钟线是否为高电平，如果不是则表明是主机正在通信，必须缓冲要发送的数据直到重新获得总线的控制权（键盘有16 个字节的缓冲区），即等到时钟线是高电平才能发送数据。而且从键盘到主机的数据只能在时钟的下降沿时才能被读取。 4．实现方案 本设计采用移位寄存的方式采集PS2的串行输出数据，然后截取出有效的数据段，通常是以字节为单位。下来对有效数据段进行判别通码和断码，在接受到断码后，再对通码进行存储并且转换成ASCII码。其中断码标志位与中断信号的关系如下图： Verilog设计代码如下： //----------------------------------------------------------------------------------- //每个PS2键盘时钟下降沿进行处理数据 //----------------------------------------------------------------------------------- reg duanmaF; //断码标志位 reg[3:0] cnt; //计数器 reg[9:1] data_reg; //接收缓冲寄存器 reg start; //起始标志 reg [7:0] ps2_buf; always @(posedge sys_clk or negedge reset) begin if(!reset)//如果是复位信号 begin cnt=0;data_reg=0;start=0;duanmaF=0; end else begin if(nDone)//如果是PS2时钟的下降沿 begin //先进行起始位的判断 if(!start) begin if(ps2_data==0) begin start=1b1;cnt=cnt+1;end //检测起始位,如果为0则开始接收数据 else begin data_reg=0;cnt=0; end //否则丢弃数据 end //如果正确接收到起始位 else