基于or1200最小sopc系统搭建(一)--搭建及仿真.doc

做一个or1200的最小系统，or1200+wishbone+ram+gpio，在DE2平台上实现读取SW的值然后再LEDR上显示出来的简单程序。我将记录一些主要的步骤。 在opencores上下载源码or1200-rel1.tar.bz2，wb_conmax_latest.tar.gz， gpio_latest.tar.gz解压出源码到 or1200 , wb_conmax , gpio 目录下。 除此之外，还需要一个onchip-memory和为系统提供时钟的PLL，用altera的MegaWizard Plug-In Manager工具生成。 Ram的生成参考（原创）Altera 1-port ram 的wishbone slave接口写法和wishbone master BFM验证Pll的配置如下 Inclk0?50M Clk c0: output clock frequency: 25MHz, Clock phase shift 0.00 ns, Clock duty cycle %:50 为or1200提供时钟 Clk c1: output clock frequency: 10MHz, Clock phase shift 0.00 ns, Clock duty cycle %:50 生成的目录结构 /or1200_sopc /or1200 /wb_conmax /gpio /ram /pll 建一个sopc的顶层文件，把上述源码连接起来，相当一SOPC Builder的所作的工作，现在靠自己动手做了。编写or1200_sys.v文件 module or1200_sys( input clk_i, input rst_n, // buttons input [15:0] SW, // segments output [31:0] LEDR ); wire rst = ~rst_n; // ************************************************** // Wires from OR1200 Inst Master to Conmax m0 // ************************************************** wire wire_iwb_ack_i; wire wire_iwb_cyc_o; wire wire_iwb_stb_o; wire [31:0] wire_iwb_data_i; wire [31:0] wire_iwb_data_o; wire [31:0] wire_iwb_addr_o; wire [3:0] wire_iwb_sel_o; wire wire_iwb_we_o; wire wire_iwb_err_i; wire wire_iwb_rty_i; // ************************************************** // Wires from OR1200 Data Master to Conmax m1 // ************************************************** wire wire_dwb_ack_i; wire wire_dwb_cyc_o; wire wire_dwb_stb_o; wire [31:0] wire_dwb_data_i; wire [31:0] wire_dwb_data_o; wire [31:0] wire_dwb_addr_o; wire [3:0] wire_dwb_sel_o; wire wire_dwb_we_o; wire wire_dwb_err_i; wire wire_dwb_rty_i; // ************************************************** // Wires from Conmax s0 to onchip_ram0 // **************************************************