数字逻辑自测 7.doc

专科试卷（七） 选择题（每小题2分，共30分） 1.________是最小项的一个逻辑相邻项。 A. B. C. D. 2.________是完备的，原理上能实现任意的逻辑运算。 A. 与门 B. 或门 C. 非门 D. 与非门 3.TTL电路中，高电平VH 的标称值是________。 A.0.3V B.2.4V C.3.6V D.5V 4.八路数据分配器，地址输入端有________个。 A. 1 B. 2 C. 3 D.8 5.一位全加器（FA）的输入、输出信号常表示为________。 A．，，；， B．，，；， C．1，1，1；， D．0，0，0；， 6. 8:3线优先编码器（74LS148）中，线优先级最高，则8条数据输入线同时有效时，输出线的值应是________。 A． 000 B．010 C．101 D．111 7.一个8421BCD码计数器至少需要________个触发器。 A. 3 B. 4 C. 5 D.10 8.在图1-1所示的时序电路中，若X=1，=0，则电路的次态和输出Z为________。 A．=1,Z=0 B．=1,Z=1 C.=0,Z=0 D．=0,Z=1 图1-1 9.一个T触发器，在T=1时，加上时钟脉冲，则触发器________。 A．保持原态 B．置0 C．置1 D．翻转 10.使用256×4位EPROM芯片构成1K×16位存储器，共需EPROM芯片________片。 A.64 B.32 C.48 D.16 11.下面关于FLASH的说法中， 是________。 A．FLASH是高密度易失性的读/写存储器 B．FLASH 使用外部紫外光照射方式擦除 C．FLASH存储元是在存储元的基础上发展起来的 D．FLASH采用的是单晶体管存储元 12.FPGA是指________。 A．随机读写存储器 B．可编程逻辑阵列 C．通用逻辑阵列 D．现场可编程门阵列 13.下面关于VHDL的说法错误的是________。 A．VHDL是一种硬件描述语言 B．一个VHDL语言程序包含实体、结构体、包集合、库、配置五部分 C．VHDL描述结构体功能有数据流描述、结构描述、行为描述3种方法 D．VHDL中信号和变量含义相同，可相互代替。 14.数字系统中使用通用寄存器的目的是________。 A．保存更多的数据 B．减少访问存储器，提高运行速度 C．保存状态信号 D．保存控制信号 15.一个RAM，地址寄存器MAR=10位，数据寄存器MDR=8位，其存储容量是________。 A．2048×10个存储单元 B．1024×8个存储单元 C．2048×8个存储单元 D．256×10个存储单元 填空题（每小题2分，共18分） 1.数字系统中常用的进位器数制有_______________进制，二进制，八进制和_______________进制。 2.十进制数16.567转换为八进制数为_______________。 3.利用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点是_______________受一定的限制。 4.组合逻辑电路中的竞争冒险是指当逻辑们有多个输入信号同时向相反状态变化时，输出端可能产生_______________的现象。 5.译码器的逻辑功能是将某一_______________输入信号译成一个特定的输出信号。 6.若最简状态表中的状态数为10个，则所需的状态变量数至少为_______________个。 7.1024×16位的RAM芯片，其数据线是_______________条。 8.采用ISP技术的PLD是_______装配，___________编程，成为产品后还可升级编程。 9.控制器有两种类型，一种是小型硬布线控制器，另一种是_______________。 组合逻辑设计（12分） 某装置有三个输入端A、B、C，接收三位二进制。当收到的二进制数能被十进制数3 或6整除时，输出为1，否则输出为0。要求： （1）列出该装置输入输出真值表； （2）写出最小项逻辑表达式； （3）用ABEL－HDL语言写出逻辑方程表达式； （4）采用“与非门”和“非门”，画出逻辑电路图。 时序逻辑设计（14分） 同步时序逻辑电路状态转移图如下图1所示。 采用D触发器，列出状态转移真值表； 写出激励方程表达式； 画出逻辑电路图。 图1 硬件描述语言设计（12分） 用VHDL设计如图2所示的有限状态机。 图2 小型控制器设计（14分） 有一个数字比较系统，它能连续对两个八位二进制数据进行比较，操作过程如下：先将两个数存入寄存器A和寄存器B，然后进行比较，最后将大数移入寄存器B中。其方框图如图7所示。其中Y为输入信号，LDA和LDB为打入控制信号，COMP是