《计算机接口技术》(函授)部分习题参考解答.doc

《计算机接口技术》部分习题参考解答 第4章 PC机的总线结构和时序 4－1 答：总线周期是指CPU从存储器端口或I/O端口存取一个字节所需的时间。8088/8086基本总线周期由4个时钟周期组成。IBM PC/XT/AT中，CPU时钟频率是4.77MHz，时钟周期是210ns。XT机的一个基本总线周期是4个时钟周期，一个输入或输出周期是5个时钟周期。 4－2 答：在T1状态下，8088/8086CPU数据/地址线上是地址信息。用ALE信号可将地址信息锁存起来。数据信息在T2开始以后送出。XT机的AD7~AD0在ALE下降沿控制锁存后送系统地址总线A7~A0。A19/S6~A16/S3经ALE下降沿控制锁存后送系统地址总线A15~A8；CPU的AD7~AD0在8288发出的DT/!R（数据收发控制信号）和DEN（数据允许）信号控制下，经双向总线驱动器连接到系统数据总线D7~D0，这样，实现了地址和数据及状态信号的分离，使地址信号和数据信号同时分别出现在系统地址总线和数据总线上。(注意：这里用符号“！”表示逻辑非，对于信号则表示低电平有效，下同。) 4－3 答：PC/XT机中8088的MN/!MX引脚接地，因此工作在最大模式。8088最大模式系统由8088CPU、8284时钟信号发生器和8288总线控制器组成。总线控制器发出一些存储器和输出控制信号，接入系统总线后的名称为!IOW、!IOR、!MEMW、!MEMR、ALE信号， 此外它还发出中断响应信号!INTA、DT/!R和DEN等信号。这些信号是由CPU连接8288的S2、S1、S0三线的电平决定的。 4－4 答：8284时钟发生器的作用是将晶振信号分频，向8088及计算机系统提供符号定时要求的各种时钟信号，并产生准备好和系统复位信号。 CLK信号：4.77MHz，提供XT机时钟频率。 PCLK信号：2.38MHz，分频后供8253使用。 OSC信号：14.31818MHz，供显示器使用。 RESET复位信号：供CPU及整个系统复位用。 以上信号之间有一定的相位关系，所以不能用不同的晶振产生。 4－5 答：CS=FFFFH，IP=0000H。 4－6 答：PC/XT微机的系统总线插槽由62引脚组成。AEN为高时，8288不能发出有效的!IOW信号。此时系统总线由DMA控制器控制。 4－7 答：I/O CHRDY信号是一个输入信号，用来延长总线周期以适应慢速设备的需要。如果存储器或外部设备需要延长总线周期，应该适时地向此引脚送低电平，一般用OC门来驱动。该低电平是外设接口或存储器接口电路提供的。 4－8 答：IOR有效表明端口地址已送上地址总线，指示外设（接口电路）应及时（必须在!IOR上升沿之前30ns）将数据送上数据总线供CPU读取；若外设速度慢，应驱动I/O CHRDY线为低电平，让CPU插入TW周期使两者速度匹配。 !IOW有效时表明系统地址总线上亦存在外设端口地址信号，T2周期后数据总线上将送上要写入外设端口的数据，指示外设（接口电路）应利用!IOW的上升沿将数据锁存。 !MEMR有效表明系统地址总线上已存在存储器单元的地址信号，存储器接口电路必须及时 （在!MEMR上升沿前30ns）将数据送上数据总线，让CPU读取。 !MEMW有效表明系统地址总线上已存在存储器单元的地址信号，数据总线上将送上待写入存储单元的内容，指示存储器接口电路应利用其上升沿将数据写入存储单元之中。 上述这些线在CPU主控系统总线时由8288总线驱动器驱动。这些线还可以由DMA控制器驱动。 4－9 答：AT机16位总线插槽由98引脚组成。比XT机总线增加了8条数据线使数据总线达16位；增加了非锁存地址线8条，使系统寻址达16MB；增加了1MB以上的存储器读写控制信号、5条中断请求线和4条DMA请求线等信号线。 4－10 答：IBM PC/AT机的16位总线周期由3个微处理器时钟周期组成。当主振频率fOSC=12MHz，CPU时钟fCLK=6MHz时，一个16位输入或输出总线周期为167ns×3≈500ns。对8位数据端口的读写需要6个时钟周期（约1μs），其中4个是AT机自动插入的等待周期。因此为XT机设计的I/O接口可直接应用于AT机。 4－11 答：PC系列微机的系统总线各信号引到扩展槽相应引脚上，接口卡（板）插在扩展槽中。购买硬卡（接口板）时应注意总线的类型。 输入与输出接口技术 5－1 答：数据信息由数字量、模拟量和开关量三类。CPU与输入输出设备之间传送的信息有数据信息、状态信息和控制信息三类。相应的传送端口称为数据口、状态口和控制口。 5－2 答：端口的编址通常有存储器映射方式和I/O映射方式。8088/8086系统中采用的是I/O映射方式。IBM PC系列微机中端口的地