- 1、本文档共6页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字系统考试题型2011
考试题型
电子系统设计考试一般的题型有如下几种:
一、判断题
二、填空题
三、简答题
四、综合分析题
五、AHDL 设计题
题型举例:
一、判断题
1、同型号的 CPLD/FPGA 器件因其内部资源相同,故其引脚数量也必相同。
( )
2、CPLD 器件的工作电压与 TTL 数字 IC 的工作电压相同。 ( )
3、ALTERA 公司生产的 MAX 系列 CPLD 器件与 GAL 器件一样,是易失性器件,
应用时通常需要片外配置。 ( )
4、ALTERA 公司生产的 FLEX 系列 FPGA 器件基于 SRAM 结构,可用 JTAG 方
法予以下载配置,但掉电后其内部配置数据将丢失 。 ( )
5、FLEX 系列器件在实际应用时,一般需外部配置存储器,以保证上电后
程序正确运行。 ( )
6、AHDL 是一种模块化的高级语言,它完全集成于 MAX+PLUSⅡ系统中,
特别适用于描述复杂的组合逻辑、组运算、状态机和真值表。 ( )
7. HDL 是一种并行执行的语言,这一点与计算机编程语言(如 C 语言等)
有本质的区别。 ( )
8. 利用 HDL 语言进行电路设计,其本质上可以等效为数字电路的逻辑图
或真值表。 ( )
9、AHDL 程序只能用 MAXPLUSⅡ提供的文本编辑器来建立。 ( )
1
10. 在 AHDL 中,b [2..1] = = a[9..8],表示 b2=a9,b1=a8。 ( )
11、在 AHDL 中,(a,b,c) Vcc=(0,0,c)。 ( )
12、在 AHDL 中,(a,b,c) 1 =(0,0,c)。 ( )
二、填空题
1、典型 SPLD 由一个( )和一个( )构成。
2、CPLD 和 FPGA 都是( )器件,它们是在( )和( )
的基础上发展起来的。
3、大多数 CPLD 器件中至少包含( )、( )、( )三种结构
4、逻辑设计的输入方法通常有 ( )、( )、( ) 等。
5、AHDL 程序至少应包含( )、( )两部分组成。
6、( )是 FLEX10K 结构中的最小单元,它是 FLEX10K 器件内部最基
本的逻辑部件。
7、ALTERA 公司生产的 MAX/FLEX 系列 CPLD/FPGA 器件,内含一种叫做 LAB
的部件。LAB 的中文含义是( )
8、在 MAX 系列器件中,LE 主要是通过( )来实现逻辑函数的。
一个 LAB 中包含有( )个 LE。
9、在 FLEX 系列器件中,LE 主要是通过( )来实现逻辑函数的。
一个 LAB 中包含( )个 LE。LE 主要由一个( )、一个
( )和相关的进位与级连链等组成。
10、ALTERA 公司生产的 FLEX/ACEX 系列器件内部主要包括( )、
( ),( )和可编程行/列连线,通常我们把 FLEX/ACEX
系列器件内部的可编程行/列连线叫做( )。
11、利用EDA软
文档评论(0)