Multisim 10.0环境下层次化设计方法的实现.doc

Multisim 10.0环境下层次化设计方法的实现.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Multisim 10.0环境下层次化设计方法的实现

实 验 名 称 年 级 学 号 姓 名 实验二 Multisim 10.0的基本操作(二) 08 电信1班 备注:(1)、按照要求独立完成实验项目内容,报告中要有设计工具生成的电路图、波形图、仿真结果等原始截图。 (2)、实验结束后,把包含本实验项目数据资料、电子实验报告的个人文件夹上传至指定的ftp目录下(homework_upload/EDA实验),并由实验室刻盘留档。 ftp:6 账号:microele 密码:ele1507 实验二 Multisim 10.0的基本操作(二) 一、实验目的: 1、掌握Multisim 10.0环境下的总线操作方法。 2、学会Multisim 10.0环境下数字电路的仿真分析方法。 3、掌握Multisim 10.0环境下层次化设计方法的实现(Subcircuit建立和使用)。 二、实验内容: 1、复杂电路设计中常使用总线方式来实现元器件互联,请按照图2.1所示使用总线完成六个缓冲器(Buffer)电路。(要求:器件互联要正确—总线的编号体现互联关系:编号相同实现联通),并且报告自己输入的电路截图; 图2.1 六缓冲器(Buffer)电路 2、请输入图2.2所示的数字逻辑图,并使用逻辑转换仪分析它的逻辑功能(得到逻辑函数真值表、表达式、最简表达式、与非门逻辑图);并且报告分析结果(其中真值表和与非门逻辑图请使用截图方式报告其他数据使用文本方式报告)。 图2.2 需要分析的逻辑电路` 真值表图: 与非门逻辑图: 3、请使用字信号发生器和逻辑分析仪对2.2逻辑图进行输入、输出波形分析(字信号发生器产生输入激励、逻辑分析仪直观显示输入输出波形),请报告电路截图、逻辑分析仪的波形截图。 4、请使用层次化设计思想,实现一位全加器。(报告自己的设计电路截图) (1)、建立一位半加器子电路: 图2.3 一位半加器示意图 (2)、建立一位全加器顶层设计: (3)、请使用字信号发生器和逻辑分析仪测试自己的设计电路。 三、实验结果分析与总结 (总结自己实验结论、分析实验中的异常现象) 实验结果见上图。 电子与信息工程系电子版实验报告—EDA技术 AK_EIE_EDA AK_EIE_EDA AK_EIE_EDA 第1页

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档