4常用组合逻辑功能器件.ppt

§ 4.1 编码器 　编码对于我们并不陌生，像电话号码、邮政编码等，但这些都是用十进制数表示的编码。在数字电路中，用二进制实现编码要比用十进制实现容易得多，所以在数字电路中，一般用的是二进制编码。 编码器---具有编码功能的逻辑电路（由若干个输入，在某时刻只有一个输入信号被转换为二进制码） 编码器示意图为： (称为N/ n线编码器) 例：设计一个4/2线编码器，其功能表如下： 可用如下逻辑图表示： 存在的问题： 　　 I0　用 00 表示，但当没有输入信号时，即I0 ～I3 均为 0 时，Y1Y0 同样输出 00，怎样区分呢？　（想一想） 半加和： 所以： an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 半加器 半加器 ? 1 an bn sn cn Scn-1 S anbn Cn-1 全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 应用举例：用一片SN74LS183构成两位串行进位全加器。 bn cn-1 sn cn 全加器 an bn cn-1 sn cn 全加器 an A2 A1 B2 B1 D2 D1 C 串行进位 其它组件： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。 4.4 数字比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 （1）一位数值比较器 功能表 A B AB AB A=B 逻辑图 逻辑符号 A=B ≥1 A B AB AB ?? ?? ?? ?? 1 1 逻辑表达式 逻辑图 （2）多位数值比较器 比较原则： A. 先从高位比起,高位大的数值一定大。 B. 若高位相等,则再比较低位数,最终结果由低位的比较结果决定。 请根据这个原则设计一个 两位数的比较器（书P150） A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 4位数值比较器真值表 四位集成电路比较器74LS85 A3 B2 A2 A1 B1 A0 B0 B3 B3 (AB)L (A=B)L (AB)L AB A=B AB GND A0 B0 B1 A1 A2 B2 A3 UCC 低位比较结果 向高位输出 (AB)L (A=B)L (AB)L AB A=B AB * 第四章 常用组合逻辑功能器件 　§ 4.1　编码器 　§ 4.2　译码器/数据分配器 　§ 4.3　数据选择器 　§ 4.4　数值比较器 　§ 4.5　算术运算电路 § 4.6 利用中规模组件设计组合电路 　　　 　 编码器 译码器 某种信号 二进制代码 译码 编码 　（编码和译码是 互为可逆的相反过程） 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n位二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 （1）二进制编码器 将一系列信号状态编制成二进制代码。 I0 I1 IN-1 Y0 Y1 Yｎ-1 Ｎ ｎ N为输入信号个数，n为输出编码位数，　　则必有如下关系成立: 2n ≥ N (取其最小整数） 输入 输出 I0 I1 I2 I3 Y1 Y0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 编码器为高电平输入有效 其逻辑表达式如下所示 信号 编码 I0 00 I1 01 I2 10 I3 11 I3 I2 I1 I0 Y1 Y0 1 1 1 I0 I1 1 1 1 I2 I3 例：用与非门组成三位二进制编码器 --- 8线 / 3线编码器 设八个输入端为I1?I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。 真值表(低电平输入有效) I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 8-3