数据采集系统的设计_计算机控制技术课程设计[精品].doc

数据采集系统的设计 1 设计本。 摸拟量的采集要用到A/D转换芯片，而且要求精度为10位，这里选择TLC1543A/D转换器。同时TLC1543有11路模拟通道输入满足采集10路模拟量的要求。TLC1543是一种低功耗、低电压的10位开关电容逐次逼近模数转换器，最大非线性误差小于1LSB，TLC1543A/D转换芯片有三个输入端和一个3态输出端片选CS、输入/输出时钟（I/O CLOCK）地址输入（ADDRESS） 和数据输出DATA OUT，这样就和主处理器的串行口有一个直接的4线接口。除了高速的转换器和通用的控制能力外， 这些器件有一个片内的14通道多路器可以选择11个输入中的任何一个或 3 个内部自测试（self-test）电压中的一个。采样-保持是自动的。在转换结束时“转换结束”（EOC）输出端变高以指示转换的完成。。开关电容的设计可以使在整个温度范围内有较小的转换误差。 图1 图TLC1543工作时序图 （3）TLC1543A/D芯片的数据读取程序设计 A/D芯片的数据读取程序是根据TLC1543的工作时序来进行设计的。TLC1543工作时序如图2所示，其工作过程分为两个周期：访问周期和采样周期。工作状态由CS使能或禁止，工作时CS必须置低电平。CS为高电平时，I/OCLOCK、ADDRESS被禁止，同时DATA OUT为高阻状态。当CPU使CS变低时，TLC1543开始数据转换，I/O CLOCK、ADDRESS使能，DATA OUT脱离高阻状态。随后，CPU向ADDRESS端提供4位通道地址，控制14个模拟通道选择器从11个外部模拟输入和3个内部自测电压中选通1路送到采样保持电路。同时，I/O CLOCK端输入时钟时序，CPU从DATA OUT 端接收前一次A/D转换结果。I/O CLOCK从CPU 接受10个时钟长度的时钟序列。前4个时钟用4位地址从ADDRESS端装载地址寄存器，选择所需的模拟通道，后6个时钟对模拟输入的采样提供控制时序。模拟输入的采样起始于第4个I/O CLOCK的下降沿，而采样一直持续6个I/O CLOCK周期，并一直保持到第10个I/O CLOCK的下降沿。转换过程中，CS的下降沿使DATA OUT引脚脱离高阻状态并起动一次I/O CLOCK的工作过程。CS的上升沿终止这个过程并在规定的延迟时间内使DATA OUT引脚返回到高阻状态，经过两个系统时钟周期后禁止I/O CLOCK和ADDRESS端。 TLC1543数据采集子程序流程图如图3所示。该程序通过CPU通道地址的写操作，发出A/D转换启动脉冲，启动以后CPU查询A/D转换是否结束，一旦结束CPU通过对通道地址的读操作读取数值，值得注意的是在TLC1543启动后，从A/D转换时序可知EOC约在启动脉冲之后300ns才变为高电平。 （4）模拟量通过TLC1543AD转换芯片与Atmega16单片机的接口电路 TLC1543的三个控制输入端/CS、I/O CLK、ADDRESS和一个数据输出端DATA OUT遵循串行外设接口SPI协议，要求微处理器具有SPI接口。TLC1543芯片的三个输入端和一个输出端与单片机的I/O口直接连接。将放大后的模拟电压通过TLC1543与单片机的接口电路输出数字信号。其接口电路如图4所示。 图4 TLC1543AD转换芯片与Atmega16单片机的接口电路图 3 开关量采集电路设计 系统要求实时采集20路开关量，由于单片机I/O接口有限，，（1）74LS165引脚如下图5所示： 图5 74LS165引脚图 （2）74LS165引脚功能表如表1所示： 表1 74LS165引脚功能表 74LS165芯片是8位并行输入串行输出移位寄存器A~H就是8位并行数据的输入端。Qh 和/Qh 是串行数据的输出端SER是串行数据的输入端CLK是时钟端SH/LD是移位和锁存并行数据端（3）74LS165时序功能图如图6所示： 图6 74LS165时序功能图 （4）开关量通过74LS165芯片与Atmega16单片机的接口电路 开关量输入信号如下图所示： 图7 开关量输入信号图 当开关闭合时，经过非门作用开关量输入高电平“1”； 当开关断开时，经过非门作用开关量输入低电平“0”； ， 图8 开关量接口电路 4 单片机与PC机的串口通讯电路设计 MAX487接口芯片是Maxim公司的一种RS－485芯片。采用单一电源+5 V工作，额定电流为120 uA，采用半双工通讯方式。它完成将TTL电平转换为RS－485电平的功能。其引脚结构图如图9所示。 图9 MAX487