数据采集与处理7.ppt

7.1 D ／ A转换器的分类 1.DAC0832的内部结构 2、 DAC0832的引脚 8位数字输入端 DI0～DI7（DI0为最低位） 输入寄存器（第1级锁存）的控制端 ILE、CS、WR1 DAC寄存器（第2级锁存）的控制端 XFER、WR2 锁存器的工作方式 两级缓冲寄存器都是直通锁存器 LE＝1，直通（输出等于输入） LE＝0，锁存（输出保持不变） DAC0832的工作方式：直通方式 LE1＝LE2＝1 输入的数字数据直接进入D/A转换器 DAC0832的工作方式：单缓冲方式 LE1＝1，或者LE2＝1 两个寄存器之一始终处于直通状态 另一个寄存器处于受控状态（缓冲状态） DAC0832的工作方式：双缓冲方式 两个寄存器都处于受控（缓冲）状态 能够对一个数据进行D/A转换的同时；输入另一个数据 2. DAC0832的模拟输出 Iout1、Iout2——电流输出端 Rfb——反馈电阻引出端（电阻在芯片内） VREF——参考电压输入端 ＋10V～－10V AGND——模拟信号地 VCC——电源电压输入端 ＋5V～＋15V DGND——数字信号地 单极性电压输出 Vout＝－Iout1×Rfb ＝－（D/28）×VREF 单极性电压输出：例子 设 VREF＝－5V D＝FFH＝255时，最大输出电压： Vmax＝（255/256）×5V＝4.98V D＝00H时，最小输出电压： Vmin＝（0/256）×5V＝0V D＝01H时，一个最低有效位（LSB）电压： VLSB＝（1/256）×5V＝0.02V 双极性电压输出：电路 双极性电压输出：公式 取 R2＝R3＝2R1 得 Vout2＝－（2Vout1＋VREF） 因 Vout1＝－（D/28）×VREF 故 Vout2＝[（D－27）/27）]×VREF 双极性电压输出：例子 设 VREF＝5V D＝FFH＝255时，最大输出电压： Vmax＝[（255－128）/128]×5V＝4.96V D＝00H时，最小输出电压： Vmin＝[（0－128）/128]×5V＝－5V D＝81H＝129时，一个最低有效位电压： VLSB＝[（129－128/128]×5V＝0.04V 5、DAC芯片与主机的连接 1.主机位数大于或等于DAC芯片的连接 mov al,buf mov dx,portd out dx,al 2.主机位数小于DAC芯片的连接 数字数据需要多次输出 接口电路也需要多个（级）锁存器保存多次输出的数据 并需要同时将完整的数字量提供给DAC转换器 两级锁存电路 2.简化的两级锁存电路 mov dx,port1 mov al,bl out dx,al mov dx,port2 mov al,bh out dx,al 1.DAC0832单缓冲方式 2.DAC0832双缓冲方式 Rfb Iout2 Iout1 Vout + _ AGND A DI VREF Vout＝－（D/2n）×VREF R1（R） R3（2R） R2（2R） Rfb Iout2 Iout1 AGND DI VREF Vout1 + _ A1 Vout2 + _ A2 I1 I2 I1＋I2＝0 Vout＝[（D－27）/27）]×VREF 7.6 D ／ A转换器与微机接口 一. 无输入锁存器的D/A转换器 第7章 数／模转换器 DAC芯片相当于一个“输出设备”，至少需要一级锁存器作为接口电路。 考虑到有些DAC芯片的数据位数大于主机数据总线宽度，所以分成两种情况 1. 主机位数等于或大于DAC芯片位数 2. 主机位数小于DAC芯片位数 译码 AB D0～D7 CLK DAC Vout + _ A LS273 IOW 在这种情况下，需要一个位数与数据总线相同的锁存器，配以相应的译码选通电路。 CPU DAC 8位 12位 模拟输出 12位 DAC 第2级12位锁存控制 第1级低8位锁存控制 第1级高4位锁存控制 D0～D7 4位 锁存器 4位 锁存器 8位 锁存器 8位 锁存器 由同一个信号控制 关键的一级锁存 无需输出数据 模拟输出 12位 DAC 第2级12位锁存控制 第1级低8位锁存控制 D0～D7 4位 锁存器 8位 锁存器 8位 锁存器 由同一个信号控制 关键的一级锁存 需要输出高4位数据 7.6 D ／ A转换器与微机的接口 3. D/A转换器利用专用I/O接口器件 如8255或8155等。 * 数据采集与处理 7.2 D／A转换器的主要技术指标 7.3 并行D ／ A转换器 第7章 数／模转换器 7.4 单片集成D／A转换器 7.5 D／A转换器接口的隔离 7.6 D／A转换器与微机的接口 7.1 D／A转换器的