电1单元概述教程.ppt

CPLD/FPGA技术与应用 1.3 硬件描述语言 硬件描述语言： Hardware Description Language ， 简称HDL VHDL Verilog HDL System Verilog System C CPLD/FPGA技术与应用 (1) VHDL的发展历史 VHDL：VHSIC (Very High Speed Integrated Circuit) Hardware Description Language ——超高速集成电路硬件描述语言 1987年底，VHDL被IEEE ( The Institute of Electrical and Electronics Engineers，美国电气与电子工程师协会)和美国国防部确认为标准硬件描述语言。 VHD版本主要有3个：最早是87版的VHDL，标准代号IEEE1076 。此后IEEE对VHDL进行了修订，公布了新的VHDL标准，即IEEE1076-1993版（俗称93版VHDL），目前必威体育精装版VHDL版本是IEEE1076-2002。 CPLD/FPGA技术与应用 (2) Verilog HDL的发展历史 在1983年由GDA公司的Phil Moorby模仿C语言开发了一种名为Verilog 硬件描述语言。 在1985年Moorby设计出了第一个关于Verilog HDL的名为Verilog-XL的仿真器。 1989年，Gateway Design Automation公司连同Verilog (HDL)和Verilog-XL（仿真器）一起并入Cadence Design System公司。 1995年5月，第1个官方的IEEE Verilog发布，正式名称为IEEE1364-1995，非正式名称为Verilog95。 Verilog很快变得非常流行，问题是不同的公司开始在不同的方向上扩展这个语言。针对这种情况，1991年建立了一个叫做国际开放Verilog (OVI)的非盈利组织，代表当时所有主要的EDA厂商来管理Verilog HDL。 CPLD/FPGA技术与应用 *Verilog HDL的发展历史 CPLD/FPGA技术与应用 (3) System-Verilog的发展历史 2005年System-Verilog 1800-2005标准公布，更使得Verilog语言在综合、仿真验证和模块重用等性能方面有大幅度的提高。 System-Verilog是1997年一个名叫做Co-Design Automation的公司发明的，它把Verilog的简练与C语言的强大能力结合了起来，是已有Verilog基础上的增强。 CPLD/FPGA技术与应用 (4) System C的发展历史 System C是C++语言的硬件描述扩展，主要用于ESL（电子系统级）的建模与验证。System C并非是好的RTL(寄存器传输级)语言（即可综合的、硬件可实现描述性质的语言），而是一种系统级建模语言。 将System C和System Verilog组合起来，能够提供一套从ESL至RTL验证的完整解决方案。System C源代码可以使用任何标准C++编译环境进行编译，生成可执行文件；运行可执行文件。 对System C的综合还不完善，但已经有工具支持。 CPLD/FPGA技术与应用 1.4 基于HDL的自顶而下设计方法 传统的数字系统设计方法 采用自下而上的设计方法：以固定功能元件为基础，基于电路板的设计方法，主要设计文件是电路原理图。 CPLD/FPGA技术与应用 问题的提出(实例) 设计一个电子秒表电路，使之完成以下功能： 按0.01s的步长进行计时； 具有异步清零和启动/停止计数功能； 并用数码管显示其秒高位、秒低位，百分秒高位、百分秒低位。 为便于显示，秒和百分秒信号均采用BCD码计数方式。 CPLD/FPGA技术与应用 解决方案1 —传统的数字系统设计方法 根据设计要求划分功能模块； 确定输入和输出的关系，画出真值表； 由真值表写出逻辑表达式； 利用公式或卡诺图进行人工化简； 根据化简后的逻辑表达式画出电路原理图； 在面包板上进行实验，验证电路的正确性； 若无错误，再在透明薄膜上用贴图符号贴PCB图； 检查后送制板厂制板； 对PCB板进行安装、调试，若有大的错误，修改设计，重复以上过程，重新制板。 搭积木的方式！ 基于电路板的设计方法——采用固定功能的器件（通用型器件），通过设计电路板来实现系统功能 CPLD/FPGA技术与应用 *传统的数字系统设计方法的缺点 设计周期长，灵活性差，耗时耗力，效率低下。 设计依赖于设计师的经验。 设计后期的仿真不易实现。 调试复杂，容易出错； 设计依赖于现有