dsp原理及应用讲义.ppt

GREG在局部数据存储器空间的0005H，只有低8位可以使用，且GREG的取值只能限于如下几种： GREG 全局数据存储器的地址范围 容量 XX00H X 0字 XX80H 8000H~FFFFH 32768字 XXC0H C000H~FFFFH 16384字 XXE0H E000H~FFFFH 8192字 XXF0H F000H~FFFFH 4096字 XXF8H F800H~FFFFH 2048字 XXFCH FC00H~FFFFH 1024字 XXFEH FE00H~FFFFH 512字 XXFFH FF00H~FFFFH 256字 全局数据存储器配置举例：现需8K的全局存储器空间，则初始化时需要在GREG中写入XXE0H，此时数据存储器的配置如下图所示： Lower 32K×16 (always local) Upper 32K×16 (local and/or global) 0000H 7FFFH 8000H FFFFH Data memory map Local 24K×16 Global 8K×16 8000H DFFFH E000H FFFFH GREG=XXE0H I/O空间 作用 访问各种外设接口。 容量 64K，地址0000H~FFFFH。 配置 片外外设专用区（0000H~FEFFH） 片内I/O空间寄存器区（FF00H~FFFEH） 等待状态发生器控制寄存器WSGR（FFFFH） 访问 用in和out 指令访问。片外外设的片选信号为IS。 External I/O mapped register WSGR 0000H FEFFH FF00H FFFEH FFFFH 阿尔茨海默症防治相关知识埃及的金字塔有建造方法动画艾司洛尔在神经外科重症中的应用二级二班防溺水等安全教育 第二章TMS320LF240X系列DSP基本结构(内部资源) §2.1 总线结构 §2.2 CPU中央处理单元 §2.3 存储器和I/O空间 §2.4 时钟源模块 §2.5 系统复位 §2.6 程序控制 DSP内部功能模块 CPU Flash ROM：或掩膜ROM，容量32K字 RAM SRAM：单口RAM，兼做数据存储器和程序存储器 DARAM B0区：双口RAM B0区，可做数据存储器或程序存储器 DARAM B1区和 B2区：双口RAM的B1区和B2区，做数据存储器 存储器映射寄存器：位于数据存储器的顶部，主要做中断标志寄存器、中断屏蔽寄存器和全局存储器分配寄存器 片内外设 外部存储器接口 §2.1 总线结构 DSP总线构成 内部地址三总线 PAB：16位，程序读地址总线 DRAB：16位，数据读地址总线 DWAB：16位，数据写地址总线 内部数据三总线 PRDB：16位，程序读数据总线 DRDB：16位，数据读数据总线 DWDB：16位，数据写数据总线 总线结构图 Flash ROM SARAM B0 DARAM B1, B2 DARAM 存储器映 射寄存器 CPU 片内外设 外部地址总线 外部数据总线 外部总线接口 PRAB DRAB DWAB PRDB DRDB DWDB 流水线操作 由于DSP的多总线结构，DSP芯片的程序执行过程中可以同时激活多条指令，并行处理，此即流水线操作。如下图所示。 第1条 PTDEPT DE P 第2条 P T D E P T D E 第3条 P T D E P T D 第4条 P T D E P T 其中，P为取指令，T为指令译码，D为取操作数，E为执行指令。 §2.2 CPU中央处理单元 CPU是DSP控制器的核心模块。 所有的LF240X系列器件都配备了相同的CPU，但它们的存储器和片内外设不尽相同。 LF240X 系列DSP器件的CPU包括三大基本组成部分： 输入比例部分 中央算术逻辑部分 乘法部分 LF240X系列DSP器件