数字电子技术—触发器.ppt

4.3.3 带清零端和预置端的主从JK触发器 RD=0，直接置0 0 1 1 1 1 0 0 1 SD=0，直接置1 1 0 0 0 1 1 1 1 * * 河南工业大学电气系 带清零端和预置端的主从JK触发器的逻辑符号 * * 河南工业大学电气系 4.3.4集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 * * 河南工业大学电气系 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 * * 河南工业大学电气系 4.4 边沿触发器 1、边沿D触发器 工作原理 （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 * * 河南工业大学电气系 下降沿时刻有效 （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。 综上所述，边沿D触发器的特性方程为： 边沿D触发器没有一次变化问题。 * * 河南工业大学电气系 逻辑符号 * * 河南工业大学电气系 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 * * 河南工业大学电气系 2、边沿JK触发器 CP下降沿时刻有效 * * 河南工业大学电气系 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 * * 河南工业大学电气系 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 * * 河南工业大学电气系 4.5.1集成触发器的脉冲工作特性 定义：指触发器对时钟脉冲、输入信号之间的时间关系的要求。 1. JK主从触发器的脉冲工作特性 JK主从触发器存在一次变化现象，因此J、K信号必须在CP正跳沿前加入，并且不允许在CP=1期间发生变化；为了工作可靠，CP的1状态必须保持一段时间，直到主从触发器的Q和 端电平稳定，这段时间称为维持时间 。它应大于一级与门和三级与非门的传输延迟时间。 从CP负跳沿到触发器输出状态稳定，也需要一定的延迟时间 从时钟脉冲触发沿开始到一个输出端由0变1所需的延迟时间称为 ；从CP触发沿开始到输出端由1变0的延迟时间称 为了可靠翻转，要求 〉 。 4.5触发器的脉冲工作特性及主要参数 * * 河南工业大学电气系 结论：JK主从触发器要求CP的最小工作周期 Tmin＝ + 。 对CP和J、K信号 的要求及触发器 翻转时间如图： +。 * * 河南工业大学电气系 2．JK负边沿触发器的脉冲工作特性 J、K信号先于CP触发沿传输到G3、G4的输出端，加人时间至少应比CP触发沿提前一级与非门的延迟时间称为建立时间 。 输入信号在负跳变触发沿来到后就不必保持，即使原来的 J、K信号变化，还要经一级与非门的延迟才能传输到G3和G4的输出端，在此之前，触发器已由G12,G13,G22,G23的输出状态和触发器原先的状态决定翻转。这种触发器要求输入信号维持时间极短，抗干扰能力强，缩短 可提高工作速度。 从负跳变触发沿到触发器输出状态稳定，需要一定的延迟时间 。该延迟时间应大于两级与或非门的延迟时间：即 。 * * 河南工业大学电气系 3．D型正边沿维持—阻塞触发器的脉冲工作特性 CP正跳变触发沿来到，信号D必须经G5和G6传输到G3和G4的输入端，即建立时间为两级与非门的延迟时间， 2 。 为了可靠翻转，信号D=0必须维持到Q3由1变0后将G5封锁为止，若在此之前D变为1，则Q5变为0，将引起误触发。在CP触发沿到来后，输入信号需要维持的时间称为保持时间 。在输人信号D＝O时，保持时间