数字电子复习讲义.ppt

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ 计数器 集成同步计数器 1、常用数字集成电路计数器芯片举例: 74LS160 4位同步十进制加法计数器，直接清除 74LS161 4位同步二进制加法计数器，直接清除 74LS162 4位同步十进制加法计数器，同步清除 74LS163 4位同步二进制加法计数器，同步清除 74LS190 4位同步十进制加/减法计数器 74LS191 4位同步二进制加/减法计数器 74LS192 4位同步十进制加/减法计数器，带清除 74LS193 4位同步二进制加/减法计数器，带清除 任意进制计数器的构成方法 N进制计数器有N个有效状态， M进制计数器只需要M个有效状态， 只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 方法有两种：复位法(置零法)和置位法(置数法)。 1. MN的情况 ——如何用MSI计数器构成任意进制计数器。 设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。 a. 复位法（置零法） 基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。 SM状态进行译码产生置零信号并反馈到异步清零端，使计数器立即返回S0状态。 SM状态只在极短的瞬间出现，通常称它为“过渡态”。 同步置零法 异步置零法 【例】用74160实现7进制计数器。 置零法，M=7，在SM=S7=0111处反馈清零。 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 CP 计数输入 1 1 进位输出 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 CP 计数输入 1 1 进位输出 状态转换图为： Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 b. 置数法（置位法） 基本思想： 由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态S0开始计数。它可以通过预置功能使计数器从某个预置状态 Si 开始计数，计满M个状态后译码产生置数信号，使计数器又进入预置状态Si，然后再重复上述过程。这种方法适用于有预置功能的计数器。 置数 适用于同步预置数的计数器 ？思考 异步预置数的计数器应在何种状态译码产生置数信号？ 利用LD Si+M-1（Q3Q2Q1Q0）状态译码产生同步置数信号， Si+M-1 （Q3Q2Q1Q0）状态为稳定状态。 【例1】用74160实现7进制计数器。 置数法（i=0），M=7，在S i +M-1=S6=0110处 反馈置数。 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 CP 计数输入 1 进位输出 1 【例1】用74160实现7进制计数器。 置数法（i=2），M=7，在SM+i-1=S8=1000处反馈置数。 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 CP 计数输入 1 1 进位输出 1 采用置零法或置数法设计任意进制计数器需要经过以下三个步骤： ① 选择计数器的计数范围，确定初态和末态； ② 确定产生清0或置数信号的译码状态，然后 根据译码状态设计译码反馈电路； ③ 画出M进制计数器的逻辑电路。 两种方法： ① 将M分解为M=M1×M2×…Mn，用n片计数器分别组成值为M1、M2、 …、Mn的计数器，然后再将它们串行进位或并行进位后组成M进制计数器。 ② 先将n片计数器级联组成大于M进制的计数器，然后采用整体置零或整体置数的方法实现M进制计数器。 2. MN的情况 如果要求实现的进制M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现M进制计数器。 【例2】用74160实现100进制计数器。 (1) 并行进位，M=100=10*10。 CP 计数输入 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D L