数字逻辑第4章_同步时序逻辑电路.ppt

第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 4.4.1 建立原始状态图和状态表 状态图和状态表能够表达同步时序逻辑电路状态转移的特性，因此也成为设计同步时序逻辑电路的工具。 同步时序逻辑电路的其他设计步骤都是在状态图和状态表的基础上进行的。 在建立原始状态图和状态表之前，一定要理解题目的逻辑功能要求。 首先全面分析所设计同步时序逻辑电路的工作情况，明确其输入条件和输出要求，特别是由输入引起的电路状态转移之间的关系。 如果建立的原始状态图和原始状态表不能正确地表达设计要求，那么设计出来的电路是不正确的。 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 1）如果设计序列检测器同步时序逻辑电路，一般是先建立原始状态图，再画出它的状态表，因为在建立某个序列检测器的原始状态图时，它的状态转移规律和使用的状态数目是不可知的。2）如果设计计数器同步时序逻辑电路，则可以直接画出它的状态表，因为建立某个计数器的原始状态表时，它的状态转移规律和使用的状态数目是可知的。 建立原始状态图的一般过程是： 1）假定一个初始状态，从该初始状态开始，每当有一个外部输入时，用一个次态记载该输入，并标出相应的外部输出。次态：（1）次态可能是新增加的一个状态，（2）也可能是原始状态图中已有的另一个状态，（3）或者是现态本身。 2）第二个外部输入，使用上述方法， 在建立原始状态图时，状态的名字可以使用任意字母或数字表示。 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 例4-5 假设某同步时序逻辑电路的外部输入x为二进制代码，输出为Z。当外部输入二进制代码序列为“010”时，外部输出Z为“1”，否则Z为“0”。试做出该电路的Mealy型和Moore型原始状态图及状态表。 解：该电路的功能是检测外部输入中的“010” 序列。 原始状态图： 一旦外部输入序列输入一个“0”，就要把它记载下来，因为这个“0”可能是“010”序列的第一个“0”。 紧接着下一个输入是否为“1”，因为“01”是外部输入“010”序列的前二位。其后如果再输入一个“0”，外部输出就应为“1”，因为输入了一个“010”序列。 根据以上分析：电路必须记住外部输入二进制代码中的“0”、“01”、“010”这3种输入情况。每一种输入情况应当用一个状态记载下来。同时，外部输出用Z表示。 建立原始状态图和状态表举例： 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 根据题意，假设外部输入x的序列和相应的外部输出Z如下： 外部输入 x：0 0 1 0 0 0 1 0 1 0 1 1 外部输出 Z：0 0 0 1 0 0 0 1 0 1 0 0 在建立原始状态图和状态表之前，并不知道实现上述逻辑功能的同步时序逻辑电路需要多少个状态，可以指定某个状态为初始状态，在这里用A、B等表示电路的不同状态。根据外部输入“0”或者“1”确定次态，直到所有现态到次态的转移都被确定。 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 1）作Mealy型原始状态图 设：电路的初始状态设为A， （1）当外部输入x为“1”时，电路次态仍为状态A，即外部输入x为“1”时次态仍为状态A，它的作用是把输入的“1”过滤掉。 （2）当外部输入x为“0”时，新增加一个状态B，电路从状态A转移到状态B。它的作用是记载外部输入序列中的第一位代码“0”。 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 若电路处于状态B，它接收输入“010”的第二位代码。 （1）如果外部输入x为“1”时，新增加一个状态C，电路从状态B转移到状态C，它的作用是记载外部输入序列中的第二位代码“1”。 （2）如果外部输入x为“0”时，电路次态仍为状态B。因为它可能是010序列开始的第一位代码“0”。 第4章 同步时序逻辑电路  4.4 同步时序逻辑电路的设计 若电路处于状态C，它接收输入“010”的第三位代码。 （1）如果外部输入x为“0”，它是被识别的序列“010”的第三位代码，新增加的一个状态D，它的作