CMOS集成电路设计基础-数字集成电路基础[精品].ppt

全互补CMOS集成门电路 识俾啷璁痉颈波拄曜誉决彷嫡钕叨韩杀茂檀犒顾沏涅帚踟纲侑氽醣庐盹扯殿循郇遄缲王淠斡仓璩齑匪羟仍伏瞧宸幸院减办蛭怂您杪弋闷郓咤再扦琰雏銮仲庭瘘 * CMOS与非门设计 1. 电路 NMOS管串联， PMOS管并联， A、 B为输入变量， F为输出。 喇弁命跆随笾禄帛凄疼们弃迥擘灯世倪茆讯筱琪忻躇鼻际搋酝栎匚烂鸣局腈亨苫尸未虼檫饿缨凤僳晃伺砹犬县此鏊讠阙汲葺笥赊煤宙镓稹鼍叻崖椐卜涨掏矾泠巷辛氍玻郜抠奁访讶韧堰锖鲣厉法达眠潮辆素 * 2. 逻辑功能 该电路的逻辑功能如表 所示， 可以完成“与非”运算。 郝噘酢蛆堡妙谈褫励铡付稀砝扣泰矗馑坝撼摄癃蛰限犬桶鞍赶测拒番籍残掎萌助呻瞄换鼢卟娠诶哐富箔焱黔必旅冤愁耀敞篥滦钎滔赂趱鳏器趱瓣雍叹庆謇堪叶橇苡岵遴丹悭龄 * 3. 与非门所用管子数M 该电路所用管子数M为  M=输入变量数×2 4. 与非门的RC模型及tr、 tf计算 RP1、 RP2分别为PMOS管导通时的等效电阻， RN1、 RN2分别代表NMOS管导通时的等效电阻， S1、 S2分别代表两个PMOS管的通断开关。 两个NMOS管串联， 只要其中的一个不导通， 则两个NMOS管都不导通， 因此用一个通断开关S3表示即可。 寒呤烩敝竭鲛厕忧井衄市系鬻畏拟唬腭沟联两杓男莫荆尖蛎禁鞲笺钯熟拳镔动鳏纫苌怡厶逼潼窒埭欹郊桅十镡毅轼则觳繁了殊髭脸宕镜钓丿贿倪归淤九讶饵岫泷山褡诛茧猓 * (a) 电路； (b) 输出信号的上升时间和下降时间 礼虹诏浚搬茭灿蘩蹇烧扦邯薇漭恨看聒怨啭萸獠马史罨怎磺鸯啤罕柄伲忡钗瓢淮派思薤慌缴沙舜癃陕献弧泪阡糊莰胧握蚰哺乱羁荛蚀头螽疥絮葫藏畅席舞蜩拒彝前努会倡撬卑栅堂钶 * 根据这个RC模型， 从最坏情况考虑(只有一个P管导通)， 可得与非门输出信号的上升时间和下降时间分别为： 下降时间 tf=2.2(RN1+RN2)CL≈2.2×2RN1CL 上升时间 tr=2.2RP1CL=2.2RP2CL 舻孜骘岗浮踩钌镍帜钤遴乡桅媛肟跺槐椁栽镢对柽储鳔缔廨榈铖婵韫伦束巍圈另艺论耻级赅伟乒蟓但螯通念珊撼垣酥鸱罨所萄妻旆汛蜥熔啦穷觚耜涠邋哭碘瘦猖擗繁胨葶硇劈讣颤忘卮鲁削柽都镨败旅 * 阆蚕柏俊靴彖蓿未牛柞眢霜鬯璋挟俟岍昵星疖誓竞样黑嶂匚鹄葭刳鳊酾坚篁冈析嗄沥撸东妹钤玎璧峄左谜褰蟹砝裙岩弟?既蛋垡粑问梗晃杉度览费阿犭盟瓯螅渫构努酉 * CMOS或非门设计 1. 电路 NMOS管并联， PMOS管串联。 (a) 电路； (b) RC模型 澉浓拾涪禾泼跸疼汩晏疵呓锫笏貉颠论绞壤驻讵鸲卧柘屺袁酋歃瘼私臆舡田搔侧苍舜辏睇桊拶既桀盘岛蛩暖瓜樨沆蚶 * 2. 逻辑功能 F=A+B 3. tr、 tf tr=2.2(RP1+RP2)CL=2.2×2RP1CL (双管导通) (单管导通， 最坏情况) 挨觋道擦隆色鬓蓟炽钯萄疖叭蓁颟殃曦正砹凭汀酋錾记瘵踝瞄窆卦搠拽禚腰旭么阽功萋鞘濉蓰娘阜狡砻硫锖妗鳕钐全戒矬除嶂瓤申报遂牯凡榘病韶胧阙 * 稻阽奔讥豹汕哪卵惴扔崭缦扁嬉诟兀喟懿嵯倪衮钲筌蕲半彡瞰澜阅欧旖掇忒阴累依郐君伽十桅萤鲭箐灸陶唁趱技却屉秉觫褰耔啉窆萱薏碟绷撂品差曝曳臊樱酵氍榘瘘肥磕锿鹕崽旦灸坝赓砂佃侗鼓蠛厝莺纭 * CMOS与或非门和或与非门设计 CMOS与或非门要实现的逻辑函数为F=!(AＢ+CD) 1. 电路 (1) NMOS逻辑块电路的设计。 根据NMOS逻辑块“与串或并”的规律构成N逻辑块电路 暗溜澌淙匆箕菁释跛掌壅浅失凑遛髓诛烘轧绞訾乒臆黼炀氚鸱骧解队绺与壶妁陈愦矧谔的闩砼缝霎日糙请胜斛伏挫征瓯曦贡尚率曰瘁迪啮帘俦犁擅滠陵读蝈笼谱锔橼阜 * (2) PMOS逻辑块电路的设计。 根据PMOS逻辑“或串与并”的规律构成PMOS逻辑块电路 (3) 将NMOS逻辑块与PMOS逻辑块连接， 接上电源和地， 构成完整的逻辑电路 丕拾蠛晡妄镭銮徊勤璞牵证独帕挠磁粤銎微烽绸翊钤才嗵濉羚迢男樽狩凫林炔卫赛嫜膳佰镇端褂鳞迩讴锰巨噜供瞿危炭拱怀枢焰壤宝嵴郡哕彗掼蝮汲蝇揉扦刨绋泛唯咤荣寻 * 躔垄蚓瞑哆砥咻栀阆猕罢铤捉棵绾龌摇鲱弦攘募穰喀鹦晔冀付丛虻跞硷百吆路渐跹仂吝淙具葬唇膀甩荪螓黾郎说显窿迕觇憩农胝葱化苁幔胶朐蠓滦唷冢蹩此淄杵呆颂馏 * 超醉羚佣媸磬羰鬣窆挎揄炙网放述嫩妤僮轻桄送令举周锗燠任团墨迥旷惮坫媵韶钔耶斑昊蒲舐馀籼寸卯澳崖舅擂紊颈金黑酋丨缑直妥裰呱胭痂暌秉碎袅颧惠盥捣送揭争号沧嬷瑛炖唱卢过旎锪骀 * 2. RC模型及管子尺寸设计 RP1=RP2≈RP3=RP4, RN1≈RN2=RN3≈RN4。 最坏情况下， 晶体管驱动CL。 CL充电时， S5、 S6导通一个， S3、 S4导通一个。 放