基于555定时器的数字电子钟的设计.doc

成绩 课程设计报告 题 目 数字电子钟的设计  课 程 名 称 数字电子技术 院 部 名 称 机电工程 专 业 电气工程及其自动化 班 级 09电气3班 学 生 姓 名 王小林 孙海建 学 号 0904207036 0904207024 课程设计地点 C206 课程设计学时 1周 指 导 教 师 金陵科技学院教务处制 一、绪论 1.1 课题说明 1.2 方案设计目的 1.3 技术指标 1.4 方案设计及论证 二、核心部件简介 2.1 555时基电路 2.2 74LS90异步加法计数器 三、各部分电路组成部分及其设计原理 3.1 数字电子钟的构成框图 3.2 数字电子钟的模块及其工作原理 3.2.1晶体振荡器电路 3.2.2计数器电路 3.3 秒、分、时译码显示模块 3.4 校时电路 四、说明各部分功能的实现 4.1 开始状态 4.2 时、分、秒分别校时 4.3 满60秒向分钟进位状态 满60分向小时进位状态 4.4 23:59:59向00:00:00进位状态 五、整体电路图 六、实验室调试 6.1元件清单 6.2调试过程 6.3调试结果 6.4调试心得体会 一、绪论 1.1 课题说明 由于现代社会模拟电子技术基础和数字电子技术基础的高速发展，因而由这技术制造出来的越来越先进，数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。虽然数字钟的外形和功能不尽相同，但是用于制造数字钟的原理基本上都是一样的。所谓数字钟，是指利用电子电路构成的计时器。 本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到整点报时、定时闹钟等。 1.2 方案设计目的 用中小规模集成电路设计一台能显示时、分、秒的数字电子钟，要求如下： 1．由晶体振荡电路产生1HZ的标准脉冲信号。 2．秒、分为00——59 六十进制计数器。 3．时为00——23 二十四进制计数器 4．可手动校准。只要将开关置于校准位置，即可对分别对分、时进行手动脉冲输入校准或连续脉冲校准调整。 5．用Multisim画出整个系统电路图，进行仿真与调试； 6．实现整个数字电子钟电路各项任务的正常工作。 7. 撰写设计报告：写出设计过程，写上心得体会。1数字钟基础电路 我们知道，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。 再选用合适的集成块，本实验中使用的芯片有555时基电路一块，74LS90六块，74LS00八块以及TTL逻辑门若干、电阻电容若干、电源导线若干。根据实验原理图进行联线就可以组成一个数字钟。 二 核心部件简介 2.1 555时基电路 如图4(a)所示，由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端 Ct 放电，使电路产生振荡。电容C在和之间充电和放电，其波形如图4(b)所示。输出信号的时间参数是 T＝tw1＋tw2， tw1＝0.7(R1＋R2)C， tw2＝0.7R2C 555电路要求R1 与R2 均应大于或等于1KΩ ，但R1＋R2应小于或等于3.3MΩ。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。 （a） （b）