阻抗控制-EDA中国.PDF

中国电子学会 高速电路信号完整性 分析与设计— 阻抗控制 2008-08-08 阻抗控制目的 为了最小化反射的负面影响，一定要有解决办法去控制它 们。本质上，有三个方法可以减轻反射的负面影响。 第一个方法是降低系统频率以便在另一个信号加到传输 线上之前传输线的反射达到稳态，这个对于高速系统通常 是不可能的，因为它需要降低操作频率，成为低速系统。 第二个方法缩短PCB走线以便反射在短时间达到稳态，这 也是不实际的因为通常这样做会增加PCB板层，成本提高很 多。此外缩短走线在某种情况下在物理上也是不可能的。 第三个方法就是在传输线的两端用等于线的特征阻抗的 阻抗端接传输线以排除反射。 课程简介 01-2 阻抗控制目的 控制信号传输路径特征阻抗保持恒定，反射系数为0， 意味着传输路径上没有反射，这种情况就称为阻抗匹配。 此时信号将理想地传递到终端。 课程简介 01-3 高速电路信号完整性概述 课程简介 01-4 阻抗控制内容 PCB迹线阻抗控制； 信号端接技术； 信号拓朴； 课程简介 01-5 PCB迹线阻抗控制 组件自身可以显示特性阻抗，因此必须选择PCB迹线阻抗 来匹配使用中的所有逻辑系列的特性阻抗（对于 CMOS 和 TTL，特性阻抗的范围是 50 到 110 欧姆）。为了最好地将 信号从源传送到负载，迹线阻抗必须匹配发送设备的输出阻 抗和接收设备的输入阻抗。 如果连接两个设备的的 PCB 迹线的阻抗不匹配设备的 特性阻抗，在负载设备可以进入新的逻辑状态之前将会发生 多次反射。结果将可能导致高速数字系统中的切换时间或随 机错误增加。为此线路设计工程师和 PCB 设计厂商必须仔细 指定迹线阻抗值及其误差。 课程简介 01-6 PCB迹线阻抗控制 所以阻抗控制技术在高速PCB设计中显得尤其重要。阻抗控制 技术包括两个含义：①阻抗控制的PCB信号线是指沿高速PCB信号 线各处阻抗连续，也就是说同一个网络上阻抗是一个常数。②阻抗 控制的PCB板是指PCB板上所有网络的阻抗都控制在一定的范围以 内如20~75 Ω。 线路板成为“可控阻抗板” 的关键是使所有线路的特性阻抗满足 一个规定值，通常在25欧姆和70欧姆之间。 课程简介 01-7 PCB迹线阻抗控制 在多层线路板中，信号完整性性能良好的关键是使它的特性阻抗 在整条线路中保持恒定。布线宽度变化、打过孔、换层、布线分叉都 会导致阻抗失配，产生信号质量与EMC问题。通常，我们使所有线路 的特性阻抗满足一个规定值，通常在25欧姆和70欧姆之间，差分信号 阻抗在100欧姆左右。 所以在设计时，就需要对PCB走线特征阻抗进行计算，确定合理 的走线宽度与其它设计参数；在PCB加工时，表明阻抗要求；PCB加工 后，需要采用仪器对特征阻抗进行验证。 课程简介 01-8 布线线宽变化的影响 课程简介 01-9 布线拐角的影响 课程简介