集成电路设计基础集成电路版图设计.ppt

电学设计规则 布线规则 * 多晶硅电阻 图8.7 第一层多晶硅电阻俯视图 图8.8 第二层多晶硅电阻俯视图 * 多晶硅电阻（续） 多晶硅通过接触孔与第一层金属连接，该金属构成电阻的两个电极，图中所示电阻最小宽度为2 λ=0.4μm。 第一层多晶硅的方块电阻值为7.4欧姆，每个接触孔形成的电阻为5.6欧姆。该多晶硅电阻一般为几十欧姆。 第二层多晶硅(Electrode)的方块电阻值为47.4欧姆，每个接触孔形成的电阻为31.4欧姆。该多晶硅电阻一般为几百欧姆。 * 有源层电阻 由N+扩散、P+扩散分别与有源区形成N+有源层电阻和P+有源层电阻，如图8.9和8.10。 图8.9 N+有源层电阻俯视图 * 有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。 N+有源层电阻的方块电阻值为79.1欧姆，每个接触孔形成的电阻为54.8欧姆。电阻一般为几百到几千欧姆。 P+有源层电阻的方块电阻值为153.4欧姆，每个接触孔形成的电阻为118.5欧姆。电阻一般为几百到几千欧姆。 图8.10 P+有源层电阻俯视图 * 阱区电阻 图8.11 N阱电阻俯视图 为了引出N阱电阻的两个电极，在N阱中进行N+扩散，该扩散区与有源层形成N型有源区，有源区再通过接触孔和金属连接形成欧姆接触，金属构成了电阻的两个电极。 * 该电阻的计算公式为：该电阻的计算公式为： N阱电阻的方块电阻值为1011欧姆，该电阻一般在几kΩ到几百kΩ。 * 电容(Capacitance) TSMC_0.35μm工艺制作的电容是一种结构简单的MIM电容，该电容由三层介质组成： 导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极 电容计算公式： 其中，area是两导电层重叠区域的面积，Carea[fF/μm2]是单位有效面积的电容量, perimeter 是两导电层重叠区域的周长，Cfringe[fF/μm]是单位长度电容量。电容的可变参数为：两导电层重叠区域一边的长度(y[λ])、电容值(Ctotal[F])。 * 连接(Interconnect) 在TSMC_0.35μm的集成电路工艺流程中，不同导电层之间由绝缘介质隔离。导电层之间的相互连接需要通过打孔 (Via) 实现。 有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact) 与第一层金属(Metal1) 连接。图8.12为各层连接的俯视图。 图8.12 (a)多晶硅和第一层金属、(b) 第一和第二层金属、 (c) 第二和第三层金属连接的俯视图 * 焊盘(Pad) 电路的输入和输出需要通过适当的导体结构（Pad, 焊盘）来实现与外部电路的连接，它同时用于电路的在芯片 (On-Wafer) 测试。焊盘的尺寸通常远大于电路中其它的元器件，焊盘的尺寸是固定的。 图16.12 焊盘的俯视图 图8.13 焊盘 的俯视图 * 8.4 版图设计 1. 版图设计环境 2. 芯片版图布局 设计布局图的一个重要的任务是安排焊盘 集成电路必须是可测的 * 实例 图8.14 一个光纤通信系统用限幅放大器的系统框图 * 图8.15 限幅放大器的版图布局 东?南?大?学 射?频?与?光?电?集?成?电?路?研?究?所 ? * ? * 东?南?大?学 射?频?与?光?电?集?成?电?路?研?究?所 *1 集成电路设计基础 * 第8章 版图设计 8.1 工艺流程定义 8.2 版图设计规则 8.3 图元 8.4 版图设计 8.5 版图检查 8.6 版图数据提交 * 第8章 版图设计 版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜。版图的设计有特定的规则