含异步清规和同步使能的加法计数器.doc

实验三 含异步清零和同步使能的加法计数器 实验目的 了解二进制计数器的工作原理。 进一步熟悉QUARTUSII软件的使用方法和VHDL输入。 时钟在编程过程中的作用。 实验原理 二进制计数器中应用最多、功能最全的计数器之一，含异步清零和同步使能的加法计数器的具体工作过程如下： 在时钟上升沿的情况下，检测使能端是否允许计数，如果允许计数（定义使能端高电平有效）则开始计数，否则一直检测使能端信号。在计数过程中再检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零，继续进行检测和计数。其工作时序如图3-1所示： 图3-1 计数器的工作时序 实验内容 本实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。实验中时钟信号使用数字时钟源模块的1HZ信号，用一位拨动开关K1表示使能端信号，用复位开关S1表示复位信号，用LED模块的LED1～LED11来表示计数的二进制结果。实验LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值模拟计数器的工作时序，观察计数的结果。实验箱中的拨动开关、与FPGA的接口电路，LED灯与FPGA的接口电路以及拨动开关、LED与FPGA的管脚连接在实验一中都做了详细说明，这里不在赘述。 数字时钟信号模块的电路原理如图3-2所示，表3-1是其时钟输出与FPGA的管脚连接表。 图3-2 数字时钟信号模块电路原理 信号名称 对应FPGA管脚名 说明 DIGITAL-CLK A14 数字时钟信号送至FPGA的A14 表3-1 数字时钟输出与FPGA的管脚连接表 按键开关模块的电路原理如图3-3所示，表3-2是按键开关的输出与FPGA的管脚连接表。 图3-3 按键开关模块电路原理 信号名称 FPGA I/O名称 核心板接口管脚号 功能说明 S[0] Pin_AF5 JP1_91 ‘S1’ Switch S[1] Pin_AH6 JP1_93 ‘S2’ Switch S[2] Pin_AH7 JP1_95 ‘S3’ Switch S[3] Pin_AH8 JP1_97 ‘S4’ Switch S[4] Pin_AG10 JP1_99 ‘S5’ Switch S[5] Pin_AG11 JP1_101 ‘S6’ Switch S[6] Pin_AH14 JP1_90 ‘S7’ Switch S[7] Pin_AG7 JP1_92 ‘S8’ Switch S[8] Pin_AG8 JP1_94 ‘S9’ Switch S[9] Pin_AF9 JP1_96 ‘S10’ Switch S[10] Pin_AH10 JP1_98 ‘S11’ Switch S[11] Pin_AH11 JP1_100 ‘S12’ Switch 表3-2 按键开关与FPGA的管脚连接表 实验步骤 打开QUARTUSII软件，新建一个工程。 建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。 按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘中提供的示例程序。 编写完VHDL程序后，保存起来。方法同实验一。 对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。 编译仿真无误后，依照拨动开关、LED与FPGA的管脚连接表（表1-1、表1-2）或参照附录进行管脚分配。表3-3是示例程序的管脚分配表。分配完成后，再进行全编译一次，以使管脚分配生效。 端口名 使用模块信号 对应FPGA管脚 说 明 CLK 数字信号源 Pin_A14 时钟为1HZ EN 拨动开关K1 Pin_AH12 使能信号 RET 按键开关S1 Pin_AF5 复位信号 CQ0 LED灯LED1 Pin_AE8 计数输出 CQ1 LED灯LED2 Pin_J22 CQ2 LED灯LED3 Pin_M24 CQ3 LED灯LED4 Pin_L24 CQ4 LED灯LED5 Pin_L23 CQ5 LED灯LED6 Pin_H23 CQ6 LED灯LED7 Pin_H24 CQ7 LED灯LED8 Pin_F24 CQ8 LED灯LED9 Pin_E24 CQ9 LED灯LED10 Pin_F22 CQ10 LED灯LED11 Pin_E22 COUT LED灯LED12 Pin_F21 COUT为进位信号 表3-3 端口管脚分配表 用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致。 实验现象与结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源的时钟选择为1HZ，使拨动开关K1置为高电平（使拨动开