7第7章中断(全国重点大学课件).ppt

引起CPU中断的根源，称为中断源。中断源向CPU提出的中断请求。CPU暂时中断原来的事务A，转去处理事件B。对事件B处理完毕后，再回到原来被中断的地方（即断点），称为中断返回。实现上述中断功能的部件称为中断系统（中断机构）。 1、INT0（P3.2），外部中断1。可由IT0(TCON.0)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时，中断标志IE0(TCON.1)置1，向CPU申请中断。 2、INT1（P3.3），外部中断2。可由IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时，中断标志IE1(TCON.3)置1,向CPU申请中断。 3、TF0（TCON.5），片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时，置位TF0，并向CPU申请中断。 4、TF1（TCON.7），片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时，置位TF1，并向CPU申请中断。 5、RI（SCON.0）或TI（SCON.1），串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI，向CPU申请中断。 8051有两个中断优先级，即高优先级和低优先级，每个中断源都可设置为高或低中断优先级，以便CPU对所有的中断实现两级中断嵌套。 8051内部中断系统对各中断源的中断优先级有一个统一的规定，称为自然优先级（也称为系统缺省优先级）。如下表所示。 8051单片机的中断优先级采用了自然优先级和人工设置高、低优先级的策略，中断处于同一级别时，就由自然优先级确定。开机时，每个中断都处于低优先级，中断优先级可以通过程序来设定，由中断优先级寄存器IP来统一管理。 中断优先级处理原则： 对同时发生多个中断申请时： 不同优先级的中断同时申请：先高后低 相同优先级的中断同时申请：按序执行 正处理低优先级中断又接到高级别中断：高打断低 正处理高优先级中断又接到低级别中断：高不理低 51单片机的外部中断有两种触发方式可选： 电平触发和边沿触发。 选择电平触发时，单片机在每个机器周期检查中断源口线，检测到低电平，即置位中断请求标志，向CPU请求中断。 选择边沿触发方式时，单片机在上一个机器周期检测到中断源口线为高电平，下一个机器周期检测到低电平，即置位中断标志，请求中断。 电平触发方式时，中断标志寄存器不锁存中断请求信号。也就是说，单片机把每个机器周期的S5P2采样到的外部中断源口线的电平逻辑直接赋值到中断标志寄存器。标志寄存器对于请求信号来说是透明的。这样当中断请求被阻塞而没有得到及时响应时，将被丢失。换句话说，要使电平触发的中断被CPU响应并执行，必须保证外部中断源口线的低电平维持到中断被执行为止。因此当CPU正在执行同级中断或更高级中断期间，产生的外部中断源（产生低电平）如果在该中断执行完毕之前撤销（变为高电平）了，那么将得不到响应，就如同没发生一样。同样，当CPU在执行不可被中断的指令（如RETI）时，产生的电平触发中断如果时间太短，也得不到执行。 边沿触发方式时，中断标志寄存器锁存了中断请求。中断口线上一个从高到低的跳变将记录在标志寄存器中，直到CPU响应并转向该中断服务程序时，由硬件自动清除。因此当CPU正在执行同级中断（甚至是外部中断本身）或高级中断时，产生的外部中断（负跳变）同样将被记录在中断标志寄存器中。在该中断退出后，将被响应执行。 * * 第7章 MCS-51 单片机的中断系统 本章主要介绍51系列单片机中断系统，本章将介绍以下具体内容： 中断系统----中断源、中断方式 、中断控制寄存器、中断响应、中断请求的撤除。 CPU与外设之间传送数据的方式可以有以下几种： 无条件传送方式 查询方式 中断传送方式 DMA方式 §7.1 输入/输出的控制方式 预备内容 §7.2 MCS-51单片机的中断系统 7.2.1. MCS-51单片机的中断系统结构 一、中断的概念 执行主程序 主程序 继续执行主程序 断点 中断请求 中断响应 执行中断处理程序 中断返回 RI TI TF1 IE1 TF0 IE0 中断请求标志 ES ET1 EX1 ET0 EX0 ≥1 PS PT1 PX1 PT0 PX0 高级 低级 二、MCS-51单片机的中断系统（图5-2） 内 部 查 询 内 部 查 询 入口地址 入口地址 INT0 INT1 T0 T1 TI RI 中断允许控制 中断优先级 EA 中断源 中断允许控制寄存器IE 中断优先级控制寄存器（IP） 一、中断源 共有五个中断源，分别是外部中断两个、定时中断两个和