多层PCB堆叠描述.doc

多层PCB堆叠描述 叠层结构采用0.3 1/1+1080*2+0.2 1/1+ 1080*2+0.3 1/1（0.265/0.22/0.265）详细描述： 该板为6层板，采用3块2层板叠压而成， 0.3 1/1，表示第一个双层板的介质厚度加上第一层铜箔厚度为0.3mm，1/1表示第一个双层板铜箔厚度为1盎司； 1080×2，表示半固化板（软胶）厚度为0.12mm，1080为0.06mm； 0.2 1/1，表示第二个双层板的介质厚度加上两层铜箔厚度为0.2mm，1/1表示第二个双层板铜箔厚度为1盎司； 1080×2，表示半固化板（软胶）厚度为0.12mm，1080为0.06mm； 0.3 1/1，表示第三个双层板的介质厚度加上两层铜箔厚度为0.3mm，1/1表示第二个双层板铜箔厚度为1盎司； 结合目前PCB板加工厂家的工艺能力，在用polar公司阻抗计算器CITS25计算PCB板上迹线特性阻抗时，对影响PCB板迹线控制阻抗的几个相关参数分述如下：1、 铜层厚度铜层厚度代表了PCB迹线的高度T。内层铜箔通常情况下用到1OZ（厚度为35微米），也有在电源层要流过大电流时用到2OZ（厚度为70微米）。外层铜箔常用1/2OZ(18微米)，但由于经过板镀和图形电镀最终成品外层铜厚将达到48微米（实际计算时用该值），设计成其他铜厚将较难控制铜厚厚度公差。若外层使用1OZ铜箔，则最终铜厚将达到65微米。2、 PCB板迹线的上下线宽由于侧蚀的影响，PCB迹线的截面为一梯形，上下线宽差距以1mil来计算，其中下线宽=要求线宽，而上线宽=要求线宽-1mil。3、 阻焊层阻焊层厚度按10um为准（选择盖阻焊模式），但有机印后将会有所增厚，但其变化将基本不会带来阻抗值的变化。4、 介质厚度常用板材（芯板）：(mm OZ/OZ *表示其数值为不包括铜箔厚度的芯板厚度)0.13* 1/1 0.21* 1/1 0.25* 1/1 0.36* 1/10.51* 1/1 0.71* 1/1 0.80* 1/11.0 1/1 1.2 1/1 1.6 0.5/0.5 1.6 1/1 1.6 2/22.0 1/1 2.0 2/2 2.4 1/1 3.0 1/1 3.2 1/1 芯板在计算控制阻抗时的实际厚度：芯板规格0.13 0.21 0.25 0.36 0.51 0.71 0.80厚度(mm)0.13 0.21 0.25 0.36 0.51 0.71 0.80厚度(mil)5.12 8.27 9.84 14.17 20.08 27.95 31.50芯板规格1.0 1.2 1.6 2.0 2.4 2.5厚度(mm)0.99 1.15 1.55 1.95 2.35 2.45厚度(mil)38.98 45.28 61.02 76.77 92.52 96.46常用半固化片：(mm/mil)7628： 0.175/6.92116： 0.11/4.31080： 0.066/2.6实际计算厚度时注意半固化片随着两面线路结构不同而有所不同：（mil）HOZ 半固化片规格 Copper/Gnd Gnd/Gnd Copper/Signal Gnd/SignalSignal/Signal1080 2.8 2.6 2.5 2.4 2.22116 4.6 4.4 4.2 4.0 3.87628 7.3 7.0 6.8 6.7 6.61OZ 半固化片规格 Copper/Gnd Gnd/Gnd Copper/Signal Gnd/SignalSignal/SignalCopper/Gnd1080 2.8 2.6 2.5 2.4 2.22116 4.5 4.3 4.1 3.9 3.77682 7.1 6.8 6.6 6.56.4其中GND层包括铜面积占80%以上的线路层。如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。5、 介电常数?? Er 的值是线路板材质的绝缘常数（介电常数），它对于线路的特性阻抗值而言是一个重要的组成部分。设计厂商因此有时会指定迹线阻抗值并依赖于线路板制造商来控制流程，以使迹线阻抗满足设计厂商指定的技术规范。?? 迹线的控制阻抗与板材介电常数的平房根成反比。?? 通过板材供应商提供的板材阻抗范围为4.2~5.2，而POLAR公司建议单端采用4.2而差分若两线间距小会有所影响则建议采用4.7。?? 根据一年多来各阻抗实验及生产板，公司选用4.2进行计算能符合要求。?? 由于介电常数与板材型号和信号频率有相关性，请设计人员能充分考虑该影响。如：高频板材有介电常数2.5等。 PCB板厚度及参数确定 1.确定PCB