微机原理与接口技术 第5章：单片机扩展系统.doc

单片机接口技术──外围芯片扩展技术 51系列单片机并行扩展原理 单片机构成小系统──利用51的I/O口直接连接外设。没有扩展的系统。 单片机构成大系统──内部资源不能满足要求，需要外部扩展存储器以及接口电路。 单片机构成紧凑系统──用8位地址线进行外部芯片的简单、少量扩展。 大系统的扩展总线和扩展原理 一、大系统 大系统中，占用P2口和P0口构造地址总线和数据总线，占用P3.6和P3.7为读写选通。显然，这种情况下的P2口、P0口以及P3.6、P3.7不能再用于I/O。 二、大系统总线时序 P2口是地址总线的高8位（A15-A8）。 P0口既是地址总线的低8位，又是数据总线（D7-D0）──分时复用。 控制总线共4条：PSEN——外部ROM读选通 RD（P3.7）——外部RAM和I/O端口的读选通 WR（P3.6）——外部RAM和I/O端口的写选通 ALE——专门解决P0口地址/数据分时复用的地址锁存允许 大系统扩展总线 固定连接方式如图： 没有任何变化！ 关于地址锁存： 由于51单片机的P0口分时复用，导致低8位地址线和8位数据线都要连接到P0口，特别是在P0口传输数据的期间地址信息就消失了，不能长期维持。所以，必须在P0口上增加地址锁存器，使得P0口传数据期间由锁存器提供持续地址，ALE信号用于控制地址锁存的时机。 常用锁存器为TTL电路74LS373，见图。锁存器就是D触发器，OE用于多片373时的片选，G为输入选通，接单片机的ALE，每个机器周期两次导通，在ALE的下降沿锁存。各种外围芯片的低8位地址线接373 的输出端，各种芯片的数据线接373的输入端（P0口）。 在扩展总线上面连接存储器芯片和接口芯片的基本思路就是芯片地址线与51地址总线连接，芯片数据线与51数据总线连接，51控制总线与芯片特定引脚连接。 大系统地址译码方法 ①外围芯片的基本连接方法 外围芯片（ROM芯片、RAM芯片、各种接口芯片）都是为了系统扩展配套设计制做的，所以这些外围芯片的引脚数量和引脚功能类型一定是和单片机总线对应。 比如ROM芯片，当单片机内部4KB/8KB ROM不够用的时候就需要外部扩展ROM芯片。ROM是存储器芯片，就是说芯片内部其实就是几千个存储字节信息的单元。为了能够单独针对某一个单元操作，芯片必然有一定数量的地址引脚。芯片地址引脚与单片机地址总线连接即可得到单片机发出的地址信息，从而选择单元。ROM芯片是只读存储器，所以它必然要有一个读有效（读选通）控制引脚（OE──Output Enable），这个引脚连接单片机控制总线的PSEN引脚即可。每当单片机向总线发出一个地址，这个地址传到ROM芯片就唯一选中了一个单元，在PSEN有效（低电平）的时刻，单元的数据就可以读出。读出的数据要通过单片机的数据总线传给CPU的寄存器，所以ROM芯片必然要有8条数据引脚，与单片机数据总线相连。 如果是RAM芯片，必然也有地址线、数据线，连接方法与ROM芯片相同。区别在于RAM存储器是可读、可写，所以其控制引脚有2个，1个引脚为读选通（连接单片机控制总线中的RD），1个引脚为写选通（连接单片机控制总线中的WR）。每当单片机向总线发出一个地址，这个地址传到RAM芯片也能唯一选中一个单元，具体对选中单元是读还是写由RD/WR决定。 顺便解释，总线上的信息配合是伴随指令执行由CPU中的控制器自动产生的。或者说，所谓指令的执行，实质上是指令经过译码变成了CPU控制器的一组脉冲信号，其中包含总线信号。 总之，外围扩展芯片就是为了与CPU总线连接而设计的，所以引脚数量和种类肯定一致。 ②外围芯片的地址线数量 单片机的地址总线是16条，可以寻址/编址65536（0-65536）个单元。 外围芯片的地址线数量，由芯片内部存储单元数量决定。对于存储器芯片（无论ROM、RAM），主要是提供存储单元，地址引脚与单元的编址一致。 1K的存储器，表示内部有1024个单元，所以它一定有10条地址线； 2K的存储器，表示内部有2048个单元，所以它一定有11条地址线； 4K的存储器，表示内部有4096个单元，所以它一定有12条地址线； 8K的存储器，表示内部有8192个单元，所以它一定有13条地址线； 16K的存储器，有14条地址线； 32K的存储器，有15条地址线； 64K的存储器，有16条地址线； 除了存储器芯片外，总线上连接的其它接口电路不是以提供存储单元为主，而是以提供功能为主。所以，一般接口电路地址线的数量由接口电路内部的接口寄存器数量决定： 比如下面要学习的有一种RAM/IO接口芯片8155，内部有256字节存储器，所以该芯片有8条地址引脚。 比如还要介绍一种可编程并行接口芯片8255，内部有4个接口寄存器，所以该芯片有2条地址引脚。 比如有一种A/D转换芯片