数字电子技术 02A第二章 门电路.ppt

* * RL在允许的范围以内应该尽可能得取较小的值，这样可以提高门电路的开关速度。可以取RL=1kΩ * * * 此处默认逻辑0为0.3V * 若E点电位为3.6V，假设二极管导通，则T2集电极电位亦T3基极电位为4.3V。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 注意此处输入0.3V和输出0.3V关系不对应。 * 四、三态门的应用 (1) 总线连接 分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。 注意：同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态 0 1 0 × × (2) 实现数据的双向传输 右图所示电路为两个三态门组成的电路，门1为低电平使能，门2为高电平使能。 E=0时，门1导通，门2禁止，数据流向是A→B E=1时，门1禁止，门2导通，数据流向是B→A 以下均为课件中图片的原材料 EN A1 B1 E1 EN A2 B2 E2 EN A3 B3 E3 … A4 B4 EN B 1 E EN A 2 D R2 R1 1kΩ R3 R4 A B +VCC +5V T4 T1 T2 T3 Y E EN A B E Y EN A B E Y 4kΩ R1 1kΩ R3 +VCC +5V T1 T2 VI iI 4kΩ R1 1kΩ R3 +VCC +5V T1 T2 VI RI 三、OC门的应用 (1) 实现线与 +VCC2 RL +10V +VCC +5V +VCC Y1 Yn m … … n … … p … … D 4kΩ R2 R1 1.6kΩ 1kΩ R3 130Ω R4 A B C +VCC +5V uO uI T4 T1 T2 T3 Y +VCC Y A B C D E F G H I Y1 Y2 Y3 +VCC Y T4 T4 T4 Y A B C D E F G H I Y1 Y2 Y3 OC门线与图 输出级连接图 等效逻辑电路图 * * * * * * * * * * * * * * * * * * * * * * * 二、工作原理 D 4kΩ R2 R1 1.6kΩ 1kΩ R3 130Ω R4 A B C +VCC +5V uO uI T4 T1 T2 T3 Y (2)当输入端ABC都为高电 平3.6V时 高电平 (3.6V) 倒置 3.6V 2.1V uI T1 T2 T3 T4 uO 4.3V 3.6V 3.6V 1.4V 假设T1发射结度正向导通，则 T1发射结反偏，集电结正偏，工作在倒置状态，即集电极和发射极颠倒使用，此时电流放大系数βi在0.02左右 假设T2饱和导通，则 1V 二、工作原理 D 4kΩ R2 R1 1.6kΩ 1kΩ R3 130Ω R4 A B C +VCC +5V uO uI T4 T1 T2 T3 Y (2)当输入端ABC都为高电 平3.6V时 高电平 (3.6V) 倒置 3.6V 2.1V uI T1 T2 T3 T4 uO 低电平 (0.3V) 饱和 饱和 截止 若从定量角度看T3和D状态 4.3V 3.6V 3.6V 1.4V 1V 故T2饱和的假设成立且T3和D截止 对于T4的情况 由于T3和D截止，故 故T4深度饱和，输出为低电平 (2)当输入端ABC都为高电 平3.6V时 (1)当输入端ABC中至少有 一个为低电平0.3V时 输出为高电平3.6V 输出为低电平0.3V 综上： 故输入输出满足关系： 该电路为TTL与非门电路 2.4.2 TTL与非门传输延迟时间tpd 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即 一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。 2.4.3 TTL与非门的电压传输特性及抗干扰能力 1．电压传输特性曲线：Vo=f（Vi） 特性曲线分为AB、BC、CD、DE四段： AB段： VI0.6V VB11.3V T2、T4截止，而T3、D导通输出电压为高电平3.6V，基本不变 BC段： VI＝0.6～1.3V T2已经开始导通，但VB21.3V，故T4截止，T2处于放大状态，R2上的电流随着VI的↑而线性↑，即R2上的压降随着VI的↑而线性↑，因此输出VO将随着VI的↑而线性↓ CD段： 1.3VVI1.4V ，T4已经导通并迅速饱和， T3迅速截止，故VO迅速↓ ，称CD段为转折段 DE段： 1.4