- 1、本文档共52页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电子技术基础 第6章 时序逻辑电路1
重点内容 时序逻辑电路的分析方法 若干常用时序逻辑电路 集成计数器及其应用 时序逻辑电路的设计方法 6.1 概述 二、时序电路的一般结构形式与功能描述方法 三、分类 按照存储电路中触发器的动作特点不同,时序电路可以分成同步时序电路和异步时序电路两大类。 如:P262 图6.2.1 同步Moore型时序电路 P266 图6.2.3 同步Mealy型时序电路 P270 图6.2.10 异步Moore型时序电路 6.2 时序逻辑电路的分析方法 6.2.1 同步时序逻辑电路的分析 分析: 给定电路→电路的逻辑功能 即 找出电路的状态Q*和输出的状态Y在输入变量和时钟信号作用下的变化规律. 例1. P262 6.2.1 同步Moore型时序电路分析下图逻辑功能,输入端悬空时和逻辑1等效 (5)时序图:在时钟脉冲序列作用下电路状态、输出状态 随时间变化的波形图叫做时序图. (5)功能:是一个同步四进制加减可控(逆)计数器 A=0时,四进制加法计数 A=1时,四进制减法计数 (6)时序图:(两个周期都要画出) 因为异步时序电路中各个触发器状态变化的时刻不相同,时钟触发沿到来时触发器按照状态方程改变状态,而时钟触发沿没有到来的触发器则保持原来状态不变。 因此,与同步时序电路的分析相比,分析异步时序电路时必须找出每次状态转换时哪些触发器有时钟信号,哪些没有,没有时钟信号的触发器保持原来状态不变。 分析:(1)写方程 (3)根据状态方程和输出方程求状态转换表 (4)状态图 Q3Q2Q1Q0 /C 或: 6.3.1寄存器和移位寄存器 一、寄存器 用于寄存一组二值代码的电路叫寄存器. 暂时存放 因为一个触发器能存储 1位二值代码,所以用 N个触发器组成的寄存器能存储 N位二值代码。 用的最多的是D触发器,SR、JK 触发器也经常转换成D触发器,再组成寄存器。 单向移位寄存器: 二、移位寄存器 功能:⑴存储代码 ⑵移位:在移位脉冲作用下代码可依次左移或右移。 因此,移位寄存器不但可以用来寄存代码,还可以用来实现数据的串行-并行转换,数值的运算及数据处理等。 移位寄存器有单向移位寄存器和双向移位寄存器。 4选1数据选择器: 集成双向移位寄存器74LS194功能表: 应用: 1.用两片74LS194接成8位双向移位寄存器。 可列出电路的 状态转换表: (1)同步4位二进制 加法计数器74161 功能表: 逻辑功能示意图 逻辑功能示意图 74LS193是一个异步清零、异步预置数的双脉冲同步十六进制加/减可逆计数器。 逻辑功能示意图 同步十进制计数器 ①加法计数器 基本原理:在四位二进制计数器基础上修改,当计到1001时,则下一个CLK电路状态回到0000。 器件实例:74 160 二、异步计数器 1、异步二进制计数器 器件实例:二-五-十进制异步计数器74LS290 电路的时序图 由时序图上可以看出,若计数输入脉冲的频率为f0,则Q0、 Q1、 Q2、 和Q3端输出脉冲的频率将依次为f0/2、 f0/4、 f0/8、和f0/16。针对计数器的这种分频功能,也把它叫做分频器。 74161 为中规模集成的同步 4 位二进制加法计数器,具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。 常用集成二进制计数器 RD:异步清零端 LD:同步预置数端 EP,ET:工作状态控制端 CLK:计数脉冲 D0,D1,D2,D3:数据输入端 Q0,Q1,Q2,Q3:输出端 C:进位输出端 RD LD EP ET CLK 工作状态 0 × × × × 异步清零 0 × × 同步并行置数 1 1 1 1 加计数 1 0 1 × 保持 1 1 × 0 × 保持(C=0) 功能总结:74161 (74LS161)为异步清零、同步并行置数、同步16进制加法计数器; 74LS
文档评论(0)