数字逻辑与数字系统ch4.pptVIP

* 触发器特点： 触发器分类： 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 第四章 触发器 触发器： 第四章 触发器 第一节 R-S触发器 第二节 主从触发器 第三节 边沿型触发器 第四节 触发器逻辑功能的转换 第一节 R-S触发器 1 1 1 0 1 1 0 1 一、电路图与逻辑符号 （2）由两个“与非”门构成的R-S触发器电路图 RD=1，SD=1，Q=0： =1 两个稳定状态： RD=1，SD=1，Q=1： =0 RD，SD：输入 RD、SD为1 输出不变 （1）逻辑符号 ；Q， ：输出 1 0 1 0 0 1 0 1 0 0 1 1 二、真值表 RD=0，SD=1： =0，Q=1 RD=1，SD=0， =1，Q=0 RD=1，SD=1， 、Q（不变） RD=0，SD=0， =Q=1，不稳定 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定（Ф） 1 1 不变 RD、SD同时变 为1时，输出不稳定 RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示） SD：置1或置位端（低电平置１） Q：触发器原端或1端 ：触发器非端或0端 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定（Ф） 1 1 不变 三、状态转换真值表及特征方程 表4-2状态转换真值表 RD SD Qn Qn+1 0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 约束条件，不 能同时为零 卡诺图 特征方程 Qn ：原状态或现态 Qn+1：新状态或次态 状态转换真值表：输入信号与原态、次态之间的关系 四、钟控R-S触发器 （1）电路图与逻辑符号 CP=0：状态不变 增加一个控制端，在其控制下，触发器的状态随输入变化。 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф 控制输入端R、S通过“非”门作用于 基本R-S触发器 CP=1： 基本R-S触发器 输入端均为1 （2）真值表 约束条件，不 能同时为1 （3）特征方程 CP=1， S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 Ф 钟控R-S触发器真值表 假设CP=1时，控制输入不改变。 对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间 （4）时钟控制R-S触发器逻辑功能波形图 (没有考虑门的延迟时间） 第二节 主从触发器 （一）逻辑符号 一、主从触发器 二、主从Ｊ－Ｋ触发器 Ｊ、Ｋ：输入 ＲＤ、ＳＤ：异步置０、置１（不受ＣＰ限制） Ｑ、 ：输出 钟控Ｒ-Ｓ触发器在CP＝１时，Ｒ、Ｓ变化引起输出多次改变 ＣＰ：时钟控制输入 主从触发器有：Ｒ－Ｓ触发器、记数型触发器、Ｔ触发器及Ｊ－Ｋ触发器 主触发器 从触发器 真值表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 （二）逻辑功能 由两个钟控Ｒ－Ｓ触发器构成 Ｋ与Ｒ对应， Ｊ与Ｓ对应 CP=0：从触发器接受主触发器状态并翻转稳定 CP=1:主触发器接受激励信号并翻转稳定 真值表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 （三）状态转换图与特征方程 （１）状态转换图 状态转换真值表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 1 状态 0 状态 1 J=0 K=? K=0 J=? J=1 K= ? K=1 J= ? 状态转换图 （２）特征方程 状态转换真值表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0