- 1、本文档共82页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子电路基础 第九章 触发器和时序逻辑电路
第九章 触发器和时序逻辑电路 本章提要 第九章 触发器和时序逻辑电路 第九章 触发器和时序逻辑电路第一节 RS触发器 一、基本RS触发器 第九章 触发器和时序逻辑电路第一节 RS触发器 第九章 触发器和时序逻辑电路第一节 RS触发器 第九章 触发器和时序逻辑电路第一节 RS触发器 二、同步RS触发器 第九章 触发器和时序逻辑电路第一节 RS触发器 逻辑功能分析 第九章 触发器和时序逻辑电路第一节 RS触发器 逻辑真值表 第九章 触发器和时序逻辑电路第一节 RS触发器 三、计数式RS触发器 第九章 触发器和时序逻辑电路第二节 JK触发器 结构及逻辑符号 第九章 触发器和时序逻辑电路第二节 JK触发器 第九章 触发器和时序逻辑电路第二节 JK触发器 第九章 触发器和时序逻辑电路第二节 JK触发器 CP输入端的小圆圈表示触发器改变状态的时间是在CP的下降沿(负跳变);多输入端J1、J2、J3之间和K1、K2、K3之间分别为“与”关系,即J=J1J2J3,K=K1K2K3;直接置位、复位端,为低电平有效,即不用时悬空或接电源,使用时接低电平或接地。 第九章 触发器和时序逻辑电路第二节 JK触发器 CP输入端没有小圆圈表示触发器改变状态的时刻是在CP的上升沿(正跳变);异步输入端(直接置位、复位端)SD、RD为高电平有效。 第九章 触发器和时序逻辑电路第二节 JK触发器 例9-1 由一片CC4027构成的单脉冲发生器如图所示。已知控制信号A和时钟脉冲的波形,设各触发器的初态为Q1=Q2= 0。试画出Q1和Q2端的波形。 第九章 触发器和时序逻辑电路第三节 D触发器 D触发器的逻辑符号 第九章 触发器和时序逻辑电路第三节 D触发器 图示为国产TTL型双D触发器T4074和CMOS型CC4013的芯片管脚功能图。每片含两个相同的D触发器,可以单独使用。它们都是CP脉冲的上升沿触发,所不同的是CMOS芯片的直接置位、复位端信号为正脉冲有效。 第九章 触发器和时序逻辑电路第三节 D触发器 例9-2 由一片双D触发器CC4013组成的移相电路如图所示,可输出两个频率相同,相位差900的脉冲信号,已知CP波形,试画出Q1和Q2端的波形,设F1和F2的初态为0。 第九章 触发器和时序逻辑电路第四节 T触发器及各种触发器逻辑功能的相互转换 一、T触发器 第九章 触发器和时序逻辑电路第四节 T触发器及各种触发器逻辑功能的相互转换 所谓触发器逻辑功能的转换,是用一个已知的触发器经改造实现另一类触发器的功能。 第九章 触发器和时序逻辑电路第四节 T触发器及各种触发器逻辑功能的相互转换 第九章 触发器和时序逻辑电路第四节 T触发器及各种触发器逻辑功能的相互转换 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 常用D型触发器构成的4位数码寄存器集成芯片T451、T1175、T3175和T4175的管脚功能如图所示。 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 三态门输出的寄存器的优点: 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 2.移位寄存器 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 右向移位寄存器 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 (2)双向移位寄存器 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 国产CMOS移位寄存器集成芯片CC40194 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 例9-3 用双向移位寄存器CC40194组成一个8位双向移位寄存器。 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 例9-4 设计7位并行输入-串行输出的并-串转换电路,要求7位数据并行输入至寄存器,从最高位逐拍串行输出。 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 二、计数器 第九章 触发器和时序逻辑电路第五节 时序逻辑电路 1.二进制计数器 第九章 触发器和时序逻辑电路
您可能关注的文档
最近下载
- 主管药师竞聘.pptx VIP
- 压疮的分期及处理.ppt
- 《鹊桥仙》(共19张PPT)统编版高中语文必修上册.pptx VIP
- 图书馆狮子儿童绘本.ppt
- 成都市建设工程围挡设置技术指南.pdf
- 2023年春重庆理工大学《00015大学英语》题库答案.pdf VIP
- 领导干部日常工作生活中应知应会的法律知识:贪污、受贿、职务侵占等犯罪的案例分析和警示教育(下篇)-2024年云南省执业药师公需课答案.docx VIP
- 银行营销个人工作计划5篇.docx VIP
- 2024年春季国开《学前教育科研方法》期末大作业(参考答案).docx
- 2024-2025学年初中音乐七年级下册苏少版(2024)教学设计合集.docx
文档评论(0)