微机原理教材勘误.doc

《微处理器系统结构与嵌入式系统设计（第二版）》勘误表 说明：如发现有其它未收录的错误，敬请发送相关信息到 yanboyu@uestc.edu.cn 页数 位 置 误 正 81 图3-29中存储单元地址 （Rs） Start＋(Rs) 89 正数第7行效率E的公式 =(n·m△t)/[m[m△t+(n-1)△t]] = 1/[1+(m-1)/n] =(n·m△t)/[n[m△t+(n-1)△t]] = 1/[1+m/(n-1)] 122 表4－7中第4行第一列 0000 （C/BE[3：0]信号的取值） 0010 142 图5-5 (c)双译码编址方式（其中M＝2n，……） (c)双译码编址方式（其中M＝22n，……） 163 正数第6行 设cache的存取时间为tc…… 在采用图5－30结构时，设cache的存取时间为tc…… 正数第8行 已知主存的存取时间为…… 若采用图5－31结构，且已知主存的存取时间为…… 166 图5-34 (a)位扩展（用16K×1bit的芯片扩展实现……） (a)位扩展（用64K×1bit的芯片扩展实现……） 171 表5-10 见后附表中红色字体 172 图5-42 芯片⑧未画 补芯片⑧，A20直接做片选线 正数第6行 （注：本例中……） 应删除 表5-11 见后附表中红色字体 表5-12 见后附表中红色字体 178 习题5.16 未给系统数据总线宽度 增加：“该系统数据线宽度为16bits” 习题5.17 (1)10018，10028，10038，，11008 (2)10028，10048，10068，，12008 (3)10038，10068，10118，，13008(1)10018，10028，10038，，11008 (2)10028，10048，10068，，12008 (3)10038，10068，10118，，13008表 例4.1中部分译码方式下各模块地址空间的划分 模 块 A ~ A16 A15 A14 A13 A12 ~ A0 地址空间(范围) 0000000000000000 0 0 0 1111111111111~0000000000000 00001FFFH …… …… 0000000000001100 000C1FFFH~000C0000H …… …… 1111111111111111 FFFF1FFFH~000F0000H 表 例.3中线译码方式下各模块地址空间的划分 模 块 A ~ A21 A20 ~ A13 A12 ~ A0 地址空间(范围) 00000000000 XXXXXXX0 1111111111111~0000000000000 00001FFFH~0000000H …… …… 00000000000 000C1FFFH~000C0000H …… …… 11111111111 FFFF1FFFH~000F0000H ② …… XXXXXX1X 1111111111111~0000000000000 …… 00000000000 000C5FFFH~000C4000H …… …… ③ …… XXXXX0XX 1111111111111~0000000000000 …… 00000000000 000C3FFFH~000C2000H …… …… …… …… …… …… …… ⑦ …… X1XXXXXX 1111111111111~0000000000000 …… 00000000000 000CDFFFH~000CC000H …… …… ⑧ …… 0XXXXXXX 1111111111111~0000000000000 …… 00000000000 000CFFFFH~000CE000H …… …… 注：存储芯片②、③的地址范围与图5－42硬件设计有关。 表 可变译码方式下各模块地址空间的划分 A15 ~ A10 A9 ~ A2 A1A0 模块地址空间 00010011~00 1000H~1003H 1004H~1007H …… …… 1111 13DCH ~13DFH 1 A20 A15 A14 A0 ~ A12 …… CS1 ① A13 ② 64K*1 ③ 64K*1 ④ 64K*1 ⑤ 64K*1 ⑥ 64K*1 ⑦ 64K*1 ⑧ 64K*1 图5-42 线译码片选 A19