第05章中央处理器2.ppt

中央处理器 大纲 CPU的结构和功能 控制单元的功能 控制单元的设计 CPU的结构和功能 CPU 的结构 指令周期 指令流水 CPU 的结构 CPU的基本组成——运算器 运算器是数据加工处理部件，所进行的全部操作由控制器发出的控制信号指挥。? 执行所有的算术运算； 执行所有的逻辑运算，并进行逻辑测试。 CPU中的主要寄存器 操作控制器与时序产生器 操作控制器在各寄存器之间建立数据通路（传送信息的通路） 操作控制器的功能：根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。 硬布线控制器 微程序控制器 时序产生器产生并发出计算机所需要的时序控制信号。 指 令 周 期 指 令 流 水 影响指令流水线性能的因素 控制单元的功能 操作命令的分析 控制单元的功能 操作命令的分析 操作命令的分析 控制单元的功能 例：设CPU内部采用非总线结构。 (1) 写出取指周期的全部微操作。 (2) 写出取数指令 LDA M 、存数指令STA M、加法指令ADD M (M均为主存地址)在执行阶段所需的全部微操作。 (3) 当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。 (4) 写出无条件转移指令JMP Y和结果为零则转移指令BAZ Y在执行阶段所需的全部微操作。 解： (1) 取指周期的全部微操作 例：已知单总线计算机结构图如下所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为锁存器。假设指令地址已存于PC中，画出ADD X,D（X为变址寄存器XR，D为形式地址）和STA *D(*表示相对寻址，D为相对位移量)两条指令的指令周期信息流程图，并列出相应的控制信号序列。 例：设某计算机的CPU主频为8MHz，每个机器周期平均含2个时钟周期，每条指令的指令周期平均含2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若CPU主频不变，但每个机器周期平均含4个时钟周期，每条指令的指令周期平均有5个机器周期，该机的平均指令执行时间又是多少MIPS？ 例：某计算机CPU的主频为4MHz，各类指令的平均执行时间和使用频度如表所示。试计算该机的速度（单位用MIPS表示）。若上述CPU芯片升级为6MHz，则该机的速度又为多少？ 组合逻辑设计 微程序设计 Maurice Vincent Wilkes 例：某机的微指令格式中，共有8个控制字段，每个字段可分别激活5、8、3、16、1、7、25、4种控制信号，分别采用直接编码和字段直接编码方法设计微指令的微操作字段，并说明两种方式的操作控制字段各取几位。 垂直型微指令举例 例：某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有28个微命令、6个互斥的可判定的外部条件，控制存储器的容量为512 ? 40位。试设计其微指令格式。 例：某机共有52个微操作控制信号，构成5个相斥的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。 (1) 按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后续微指令地址。 (2) 指出控制存储器的容量。 (3) 完成STA @mem指令所需的微操作命令及节拍安排 取值周期 T0 PC?Bus ?MAR, 1 ?R T1 M(MAR) ?MDR, (PC) + 1 ?PC T2 MDR ?Bus ?IR, OP(IR) ?微操作命令形成部件 间址周期 T0 Ad(IR) ?Bus ? MAR, 1 ?R T1 M(MAR) ?MDR 执行周期 T0 MDR ?Bus ?MAR, 1?W T1 ACC ?Bus ? MDR T2 MDR ?M(MAR) 组合逻辑设计步骤 列出操作时间表 T2 T1 T0 FE 取指 JMP LDA STA ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 PC MAR 1 R M(MAR) MDR ( PC ) +1 PC MDR IR OP( IR ) ID 1 IND 1 EX I I 间址特征 BAN STP SHR CLS 组合逻辑设计步骤 列出操作时间表 T2 T1 T0 IND 间址 JMP LDA STA ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 Ad (IR) MAR 1