第十三章 S3C2410的I2C总线控制推荐.ppt

开发平台将处理器的 IIC 总线引到了扩展槽，并在板上设置了2 个IIC 接口的EEPROM 芯片AT24C01。 这2 个芯片的IIC 设备地址不同，第1 个是1010001x，第2 个是1010010x。 S3C2410的IIC结构 L7 IICSCL/GPE14 M8 IICSDA/GPE15 S3C2410的IIC结构 主要有5部分构成：数据收发寄存器、数据移位寄存器、地址寄存器、时钟发生器、控制逻辑等部分。如下图所示。 状态寄存器 IIC控制逻辑 控制寄存器 地址寄存器 分 频 器 数据收发寄存器 移位寄存器 比 较 器 SDA SCL Pclk 片内数据总线 S3C2410的IIC结构 三、IIC专用寄存器 Register Address R/W Description Reset Value IICCON 0 R/W 控制寄存器 0x0X IICSTAT 0 R/W 控制/状态寄存器 0x0 IICADD 0 R/W 总线地址寄存器 0xXX IICDS 0x5400000C R/W 数据发送/接收寄存器 0xXX S3C2410有4个专用寄存器 1、IIC控制寄存器（IICCON） 字段名 位 意 义 初值 Acknowledge generation 7 应答使能。0：禁止应答；1：自动应答 应答电平：Tx时为高；Rx时为低 00 Tx clock source selection 6 发送时钟分频选择。 0：IICCLK = f PCLK /16； 1：IICCLK = f PCLK /512 0 Tx/Rx Interrupt 5 收发中断控制位。0：禁止；1：允许 0 Interrupt Pending flag 4 中断标志位。读：0无，1示有中断请求 写：写0清除中断标志，写1不操作 0 Transmit clock value 3:0 发送时钟预分频值。 Tx clock = IICCLK/(IICCON[3:0]+1) 0 （1）应答使能问题：一般情况下为使能；在对EEPROM读最后1个数据前可以禁止应答，便于产生结束信号。 （2）中断事件：1）完成收发；2）地址匹配；3）总线仲裁失败。 （3）中断控制位问题：设为0时，中断标志位不能正确操作，故总设为1。 （4）时钟预分频问题：当分频位选择为0时，预分频值必须大于1。 2、IIC控制状态寄存器（IICSTAT） 字段名 位 意 义 初值 Mode selection 7:6 工作模式选择。 00：从收； 01：从发 10：主收； 11：主发 00 Busy / START STOP condition 5 忙状态/启、停控制。读：1示忙；0示闲 写：0产生结束信号，1产生启动信号 0 Serial output 4 数据发送控制。0：禁止；1：允许发送 0 Arbitration Status flag 3 仲裁状态标志。0：仲裁成功； 1：仲裁失败（因为在连续I/O中） 0 Address-as-slave status flag 2 从地址匹配状态。 0：与IICADD不匹配 1：匹配。在收到START/STOP时清0 0 Address zero status flag 1 地址状态标志。 0：收到的为非0地址 1：收到0地址。在收到START/STOP时清0 0 Last-received bit status flag 0 最后收到位状态。0：最后位为0，收到 ACK； 1：最后位为1，未收到ACK。 0 IICSTAT控制字： 启动主设备发送：0xF0；结束主设备发送：0xD0 启动主设备接收：0xB0；结束主设备接收：0x90 3、IIC地址寄存器（IICADD） Register Address R/W Description Rst Value IICADD 0R/W 地址寄存器 0xXX 字段名 位 意 义 初值 Slave address 7:1 7位从地址。 0xXX Not mapped 0 不用 - （1）对从设备，该地址有意义，对主设备其值无意义。 （2）只有在不发送数据时（数据传输控制位IICSTAT[4] =0）才能对其写；任何时间都可以读。 4、IIC数据发送/接收寄存器（IICDS） Register Address R/W Description Rst Value IICDS 0x5400000C R/W 数据发送/接收移位寄存器