基于单片机控制的高精度数控低频正弦信号发生器设计论文精选.doc

任 务 书 任务 设计一款基于AT89C51单片机和锁相技术的高精度数控低频正弦信号发生器。 二、设计要求 基本要求 ⑴ 采用DDFS(直接数字频率合成)和锁相技术, 实现1Hz～1KHz变化的正弦信号。 ⑵ 通过面板键盘控制输出频率，频率最小步进1Hz。 ⑶ 输出双极性。 ⑷ 用LED数码管实时显示波形的相关参数。 ⑸ 写出详细的设计报告，给出全部电路和源程序。 发挥部分 ⑴ 不改变硬件设计，将上限频率扩展到10KHz。 ⑵ 不改变硬件设计，扩展实现三角波和方波信号。 ⑶ 可通过PC机上的“虚拟键盘”，实现频率等参数的控制。 ⑷ 实现对幅度的控制。 高精度数控低频正弦信号发生器 函数信号发生器作为一种常用的信号源，广泛应用于电子电路、自动控制和科学研究等领域[7]。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备，因此是电子测试系统的重要部件，是决定电子测试系统性能的关键设备。它与示波器、电压表、频率计等仪器一样是最普通、最基本的，也是得到最广泛应用的电子仪器之一。 总体方案论证与设计 数字式函数信号发生器的实现方案很多，主要有如下几种： 方案一：采用微处理器和数模转换器直接合成的数字式函数信号发生器。这种信号发生器具有价格低，在低频范围内可靠性好，体积小，功耗低，使用方便等特点，它输出的频率是由微处理器向数模转换输出数据的频率和信号在一个周期内的采样点数（N）来决定的，因此受单片机的时钟频率的限制很大，如果单片机的晶振取12MHz，则单片机的工作频率为1MHz，若在一个周期内输出360个数据，则输出信号的频率理论上最高只能达到2777Hz。实际上单片机完成一次数据访问并输出到D/A电路，至少要5个机器周期，因此实际输出信号的频率只有500Hz左右。即使增大晶振频率，减小一个周期内输出数据个数，在稍高的频率下输出的波形频率误差也是很大的，而且计算烦琐，软件编程麻烦，控制不方便。 方案二：利用单片机与精密函数发生器构成的程控信号发生器。这种信号发生器能够克服常规信号发生器的缺陷，保证在某个信号的频带内正弦波的失真度小于0.5％ 图1 系统组成原理结构图 图1中主要有2大块，即波形发生部分（上半部）和键盘/显示部分。波形发生部分是本设计的核心，主要由可编程基准信号、锁相倍频电路、相位累加地址发生、EPROM存储器、数/模转换和滤波驱动等组成，如图2所示。 图2 系统波形发生模块 键盘输入和显示部分在控制仪器中起着人机交互的作用，这两部分的设计是仪器和操作者进行联系并得到实际应用的关键之一，并关系到用户使用的满意度。键盘/显示模块设计的常用方法有: ①采用8279可编程接口芯片来实现系统的键盘/显示器扩展功能，该芯片40引脚，体积较大，成本不低，编程也不方便。②由单片机AT89C2051控制共阳数码管、按键构成动态显示模块。该方案最多只能扩展16个按键，且数码管需8只三极管驱动。③LCD液晶显示加键盘等，该方案成本不低，接口复杂。考虑到成本及电路的复杂度，本设计采用一款新颖的HD7279专用键盘/显示芯片。HD7279芯片价格低廉，内部含有译码器，并具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。在设计时，外围电路简单，只需一个电阻和一个电容即可解决键盘/显示电路的外围设计，且有成熟的现成程序可借鉴。 2 频率控制机理及其硬件设计 我们把锁相+直接数字频率合成称为PDDFS技术，频率控制是本设计的关键。频率控制模块的主要硬件支持是锁相环CD4046和可编程分频器INTEL8254,锁相环CD4046是本系统工作的关键所在，可编程分频器INTEL8254和其相互配合,为相位累加器CD4518提供时钟脉冲，从而最终实现对输出波形函数信号频率的改变。 2.1 锁相环介绍 锁相环PLL（Phase Lock Loop）是一个能完成两个电信号相位同步的自动控制闭环系统比较结果产生的误差输出电压正比于和两个信号的相位差当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。，其特点是电源电压范围宽（为3V～18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的