PWM信号发生器设计文献综述汇总.doc

文 献 综 述 毕业设计题目： PWM信号发生器设计 PWM信号发生器文献综述 (电子信息工程10(1)班 ) 1前言 PWM(Pulse Width Modulation)又称脉冲宽度调制，属于脉冲调制的一种，即脉冲幅度调制（PAM）、脉冲相位调制（PPM）、脉冲宽度调制（PWM）和脉冲编码调制（PCM）。它们本来是应用于电子信息系统和通信领域的一种信号变换技术，但从六十年代中期以来后，随着电力电子技术被引入到电力变换领域，PWM技术广泛运用于各种工业电力传动领域乃至家电产品中。 信号发生器又称波形发生器，是一种常用的信号源，被广泛地应用于无线电通信、自动测量和自动控制等系统中。传统的信号发生器绝大部分是由模拟电路构成，借助电阻电容，电感电容、谐振腔、同轴线作为振荡回路产生正弦或其它函数波形。频率的变动由机械驱动可变元件完成，当这种模拟信号发生器用于低频信号输出往往需要的RC值很大，这样不但参数准确度难以保证，而且体积和功耗都很大，而由数字电路构成的低频信号发生器，虽然其低频性能好但体积较大，价格较贵。在今天，随着大规模集成电路和信号发生器技术的发展，许多新型信号发生器应运而生。用信号发生器并配置适当接口芯片产生程控正弦信号，则可替代传统的正弦信号发生器，从而有利于测试系统的集成化、程控化和智能仪表的多功能化。而信号发生器的最大特点是面向控制，由于它集成度高、运算速度快、体积小、运行可靠、价格低，因此在数据采集、智能化仪器等技术中得到广泛的应用，从而使得信号发生器的应用成为工程技术多学科知识汇集的一个专门研究领域，其应用产生了极高的经济效益和社会效益。 2.1信号发生器的发展 单片微型计算机简称信号发生器，是指集成在一块芯片上的计算机，信号发生器的产生与发展和微处理器的产生与发展大体同步,自1971年美国Intel公司首先推出4位微处理器以来,它的发展到目前为止大致可分为5个阶段： 第1阶段（1971～1976）：信号发生器发展的初级阶段。发展了各种4位信号发生器， 第2阶段（1976～1980）：初级8位机阶段。以1976年Intel公司推出的MCS—48系列为代表，采用将8位CPU、8位并行I/O接口、8位定时/计数器、RAM和ROM等集成于一块半导体芯片上的单片结构，功能上可满足一般工业控制和智能化仪器、仪表等的需要。 第3阶段（1980～1983）：高性能信号发生器阶段。这一阶段推出的高性能8位信号发生器普遍带有串行口，有多级中断处理系统，多个16位定时器/计数器。片内RAM、ROM的容量加大,且寻址范围可达64KB。 第4阶段（1983～80年代末）：16位信号发生器阶段。1983年Intel公司又推出了高性能的16位信号发生器MCS—96系列，网络通信能力有显著提高。 第5阶段（90年代）：信号发生器在集成度、功能、速度、可靠性、应用领域等全方位向更高水平发展。 目前，信号发生器正朝着高性能和多品种方向发展，尤其是八位信号发生器已成为当前信号发生器中的主流。信号发生器的发展具体体现在如下四个方面： 1CPU功能增强 CPU功能增强主要表现在运算速度和精度的提高方面。为了提高运算速度和精度，信号发生器通常采用布尔处理机和把CPU的字长增加到16位或32位。例如MCS—96/98和HPCI6040等信号发生器。 内部资源增多 目前，信号发生器内部的ROM容量已达32KB，RAM数量已达1KB，并具有掉电保护功能，常用I/O电路有串行和并行I/O接口，A/D和D/A转换器，定时器/计数器，定时输出和信号捕捉输入，系统故障监测和DMA通道电路等。 3引脚的多功能化 随着芯片内部功能的增强和资源的丰富，信号发生器所需的引脚数也会相应增加，这是不可避免的。例如：一个能寻址1MB存储空间的信号发生器需要20条地址线和8条数据线。太多的引脚不仅会增加制造时的困难，而且也会使芯片的集成度大为减小。为了减少引脚数量，提高应用灵活性，信号发生器中普遍采用一脚多用的设计方案。 4低电压和低功耗 在许多应用场合，信号发生器不仅要有很小的体积，而且还需要较低的工作电压和极小的功耗。因此，信号发生器普遍采用CHMOS工艺，并增加空闲和掉电两种工作方式。 3.1单片机直接产生的方法 直接利用单片机产生PWM信号波形。采用这种方法可以大大简化产生波形的软硬件电路，设计电路简单，然而该方案的缺点是编程过于复杂，产生的频率低，调节范围窄，满足不了日常生活的需求。具体方案如图1。 图1 3.2分立元件的方法 采用分立元件等纯硬件电路搭接，该方法不需要软件电路，但产生的波形较为单一，波形质量差，不易调节且稳定性不好。 3.3锁相式合成器 采用锁相式合成器，将压控振荡器的频率锁存在所需的频率。该方案比较复杂。 3.4单片机与集成电路