数字时钟电路与EDA电路设计.doc

摘 要 数字钟已成为人们日常生活中经常使用的物品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。 本文主要是针对数字钟基本功能进行设计的。采用EDA技术，将先进的计算机技术应用与电子设计与仿真过程进行了结合，改善了传统的电子电路设计方法，周期长、耗时多、效率低的不足，能够完成以下的几项基本功能：用1Hz秒信号作为计时基准信号；计时采用24小时制，用时、分、秒三位显示时钟；包含时、分的校正的开关；具有机械防抖考虑。 本设计主要由电源电路，计数显示电路，校时电路，秒信号发生电路等电路组成。通过振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来，当电路计时出现误差时，通过校时电路的校时开关进行校正，在校正过程中，开关可能会产生抖动现象，通过防抖电路实现防抖功能。通过Multisim 2010软件的测试仪器对创建的电路进行了分析和仿真实验，并将理论和实践相结合实现该电路的各个功能。 关键词: 数字钟 校正 计数 数字钟电路EDA辅助设计 0 引言 随着电子技术和计算机技术的飞速发展，电子技术及其应用系统设计手段也日新月异；作为计时工具，数字钟被广泛用于个人家庭、车站、码头、办公室等公共场所，成为人们日常生活中的必要物品。由于数字集成电路的发展和广泛应用，使得数字钟的精度，运用超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 本文提出数字钟电路是现在比较实用的一个设计电路，它的优势在于，成本低，耗电量小，精度高，并且功能齐全。在各个领域都广泛应用，且在Multisim 2010环境下可实现功能测试和仿真。 本次设计课题主要结合了EDA在电工技术与电子技术应用系统的设计与仿真，本文设计了一个简单的数字钟电路。有四大部分组成，第一部分是介绍设计任务分析和总体功能模块设计，第二部分是主要的元器件介绍，第三部分是子模块电路的具体实现，第四部分是系统电路的仿真测试及调试。 1 电路的设计方案 1.1 设计任务与要求 本课题主要是设计一个具有校正功能且具有清晰显示时间的数字钟电路，该电路的具体要求为： 第一：采用1Hz秒信号作为计时基准信号。 第二：计时采用24小时制，用时、分、秒三位显示时钟，指示方式稳定可识别。 第三：设计包含时、分的校正的开关，并具有防抖功能。 第四：电路采用交流电供电，以稳定直流电压驱动控制电路声光指示情况。 1.2 设计思路 根据本课题的任务要求要采用1Hz秒信号作为计时基准信号，因此秒信号发生器是不可缺少的一部分。信号发生器可以由石英晶体振荡器或555振荡器等电路构成，不同的振荡器有不同的特点。秒信号发生器产生一个1Hz标准信号作为电路计时的一个标准参照。同时设计任务也要求采用24小时制，用时、分、秒三位显示时钟，所以需要计数器，显示器，组成计数显示电路。因为要求设计包含时、分的校正的开关，所以需要一个校时电路对时和分计数译码显示电路进行校正，从而改变时间，在按校时开关进行校时的时候，校时开关有可能产生抖动现象，所以在校时电路中应该加入一个防抖动电路进行防抖。因为电路需要一个稳定的5V电压，所以需要考虑设计一个电源电路进行转换。 1.3 工作原理及结构框图 图1.1是数字钟电路的主要功能模块框架图主要有秒脉冲器，稳压电源校时电路和时、分、秒的计数器和显示等电路组成。其工作原理是由秒脉冲器产生一个稳定的1Hz秒信号，1Hz秒信号进入秒计数器的CP输入端，使秒计数器开始计数，计数开始后进行信号传递，使电路工作，并在显示器上显示出来；当数字钟工作时出现误差时，这时需要一个电路来使数字钟回到正确的时间上运行，通过建立一个校时电路来完成时间校正，校时电路通过开关改变电平的高低，使电路进入校时，再通过分校时开关和时校时开关分别对分和时进行校正，由于考虑到建立的是机械校时开关，所以在按校正开关时有可能产生开关抖动，因此要建立一个防抖电路进行防抖动，从而使电路正常校时，校时完毕后再把电平开关复位，电路重新正常工作；稳压电路对数字钟进行供稳定的电压。综上要求，构建了一个结构框图，如下图1.1： 图1.1 数字钟的结构框图 2主要芯片元器件介绍 2.1 74LS00与非门 74LS00管脚图： 74LS00真值表 74LS00与非门是数字电路中应用十分广泛最基本的一种器件。 2.2 主从RS触发器 图2.2 主从RS触发电路 主从RS触发