EDA技术与数字系统设计PPT教学课件-第2章 常用数字电路的设计方法汇.ppt

第2章 常用数字电路的设计方法 2.1 组合逻辑电路设计的一般方法 2.2 时序逻辑电路的设计 2.1 组合逻辑电路设计的一般方法 所谓逻辑设计，就是根据命题提出的功能来设计逻辑电路。 组合逻辑设计应按下列步骤进行综合： (1) 将命题的文字描述抽象为真值表； (2) 根据真值表写出逻辑函数表达式，且化简为最简的“与或”式； (3) 根据选定的门电路的类型，将函数转换为所需要的表达式，并画出逻辑电路图； (4) 按照工程实际要求，对所设计的电路进行综合评估。 【例2.1】设计要求：试用“与非”门来设计一个三变量表决器。 (1) 将命题描述变成真值表。 对任何命题的逻辑功能的描述，可以有文字描述、真值表描述、卡诺图描述、表达式描述、电路描述等方式。 在“三变量表决器”这个逻辑问题中，设字母A、B、C分别代表参加表决的逻辑变量，设F表示表决结果，分别对它们赋值如下： A=1表示A赞成，A=0表示A反对； B=1表示B赞成，B=0表示B反对； C=1表示C赞成，C=0表示C反对； F=1表示决议通过，F=0表示决议被否决。 通过上述变量设置和赋值，把一个命题抽象成逻辑语言，剩下的问题是弄清楚它所实现的逻辑功能，填写出正确的真值表。对于本例来讲，它执行的是表决功能，少数服从多数，多数赞成决议就算通过。例如： ABC=011时F=1(B、C赞成，A反对)； ABC=101时F=1(A、C赞成，B反对)； ABC=111时F=1(A、B、C赞成)。 由此分析可得到表决器的真值表，如表2.1所示。 (2) 由真值表写出逻辑函数表达式，并化简为与或式。 根据表2.1写出规范的“与或”式，然后化简；也可以直接作出卡诺图，然后再写出最简与或式。表决器的规范与或式为 用卡诺图化简(此处从略)，其结果为 (3) 函数转换并画出逻辑图。 根据给定的命题，用“与非门”来设计表决函数，先将函数二次求反，转换成下式： 2.2 时序逻辑电路的设计 按记忆电路的工作特点分类，时序电路可分为同步时序电路和异步时序电路。 时序电路中的记忆部分通常由若干个触发器组成，每个触发器工作时都需要有一个时钟脉冲来控制触发器状态翻转的时刻。如果所有触发器都在统一的时钟脉冲下工作，那么这种时序电路就称为同步时序电路；如果触发器不在统一的时钟脉冲下工作，则称为异步时序电路。 异步时序电路在工作时，各个触发器并不都按同一时钟脉冲在工作，有的触发器以时钟脉冲作为触发信号进行状态的翻转，有的以其它触发器的状态输出作为触发信号进行状态的翻转。这样，异步时序电路的分析和设计相对于同步时序电路来说难度大一些。和同步时序电路的分析、设计相同，异步时序电路在分析和设计的时候，要进行组合电路部分和时序电路部分的分析、设计。其不同之处是在分析和设计时序电路时，要进行各个触发器触发脉冲的分析和设计。 1. 建立原始状态图 建立原始状态图是时序电路设计中最关键的一步，它将设计命题中的文字描述变成状态图或状态表。建立原始状态图的过程就是对原始命题的分析过程，只有对原命题有正确的分析认识，才能建立正确的原始状态图。有时候，系统设计要求的状态并不明确，建立时应本着“宁多勿漏”的原则。 2. 化简原始状态图 在建立原始状态图时，遵守“宁多勿漏”的原则，因此建立的原始状态图中有可能含有冗余态。为了使设计的电路最简单，需要对原始状态图进行化简。 3. 分配状态代码 状态分配，也称状态编码，是给化简后的状态表中各个状态分配二进制代码，以便用实际逻辑器件实现。 4. 选择触发器类型，确定输出函数及触发器的激励函数 触发器一般选择JK触发器或D触发器中的一种，来设计出比较合理的电路，采用组合电路的设计方法来确定输出函数和激励函数。 5. 画电路图 根据输出函数和各个触发器的激励函数画出逻辑电路。到这一步已基本完成了时序电路的设计过程，即从最初的文字或其它形式的逻辑功能描述到具体电路的实现。 6. 检查多余态