verilog 课程设计 数码管亮暗控制 演示文稿.ppt

一、设计目的和要求 1.通过本次课程设计，增强工程实践能力和创新能力，提高数字系统设计水平。 2.完成课程设计，包括设计仿真与验证。 本课题总共29道题，每个班级中每个题目限一名同学选择。首先，根据所选课题和Altera DE2开发板资源进行方案设计。然后运用EDA软件对方案进行程序设计、仿真分析。 3. 要熟悉整个设计流程，即从打开、建立文档、编辑、编译、建立激励信号波形及最后仿真的整个过程，然后根据相关课题要求和Altera DE2开发板资源进行方案设计并通过EDA软件对方案进行程序设计、仿真分析，最后进行硬件下载来验证程序的正确性。DE2板是以CycloneII2c35FPGA为特点的672针引脚的包装。板上所有重要的部件都与板上的芯片相连，使用户能够控制板上的各种操作。 数码管 数码管的显示代码表 LED显示驱动技术 静态显示电路 动态显示电路 在第一位上显示5 设计框图 二、功能 1、通过两个拨码开关分为四个档（00,01,10,11）来控制数码管的亮暗程度。 设计方案 一）技术方案 1、通过分频改变占空比来控制数码管的亮暗程度 二）工作原理 通过分频改变占空比 通过case语句选择不同的占空比方案 通过拨码开关控制和选择执行哪一个case语句 根据选择不同的占空比点亮数码管 三）软件流程： 双击quartus，启动软件。 新建工程，点击File-New project Wizard 新建一个工程文件。 选择好目录后打开相关文件名，我们用系统默认的。 新建Verilog-HDL文件 点击菜单选项File-New,选择Verilog HDL File,点击OK，建立Verilog 源代码文件。 输入源代码 保存Verilog HDL文件，点击保存文件按钮或File-Save，文件的名字一定要与当前待保存的模块名字一致。 点击按钮Start Compilation进行仿真。 如果有错误需要修改后重新这一过程 如果没有错出现下图所示： 建立波形仿真文件 点击菜单选项File-New-Others File,选择Vector Waveform File,点击OK 波形仿真 在空波形文件中点击右键，或者直接双击。 加入波形右击选择Insert Node or Bus -Node Finder 点击list 添加需要的节点 点击OK完成 保存波形文件 点击波形仿真按钮 指定管脚Assignments-Pins 在弹出的窗口中，to处选择所需指定管脚，然后在Location处选择或直接输入芯片管脚 变量申明 module hh(CLOCK_50, SW,HEX1,HEX0,KEY,clk_in); input [7:0]SW; input [1:0]KEY; output clk_in; input CLOCK_50; reg clk_in; reg [15:0]count; output reg[6:0]HEX1,HEX0; parameter seg0 = 7b1000000, 通过case语句分频不同占空比的频率 case(KEY) 2b11: begin if(count==50000) begin count=0; clk_in=1; end else if(count5000) begin count=count+1; clk_in=1; end else begin count=count+1; clk_in=0; End end 根据分频后的高低电平送不同的位码和段码给数码管 always @( posedge CLOCK_50) if(clk_in) begin case(SW[3:0]) 4h0: HEX0[6:0] = seg0; 4h1: HEX0[6:0] = seg1; 4h2: HEX0[6:0] = seg2; 4h3: HEX0[6:0] = seg3; 4h4: HEX0[6:0] = seg4; 4h5: HEX0[6:0] = seg5; 4h6: HEX0[6:0] = seg6; 4h7: HEX0[6:0] = seg7; 4h8: HEX0[6:0] = seg8; 4h9: HEX0[6:0] = seg9; 4ha: HEX0[6:0] = sega; 4hb: HEX0[6:0] = segb; 4hc: HEX0[6:0] = segc; 4hd: HEX0[6:0] = segd; 4he: HEX0[6:0] = sege; 4hf: