VHDL与数字电路设计全套PPT电子课件教案（完整版）汇.ppt

VHDL与数字电路设计 第1章 概 述 VHDL是VHSIC Hardware Description Language（VHSIC硬件 描述语言)的首字母缩写，而VHSIC是Very High Speed Integrated Circuits(超高速集成电路)的首字母缩写。 VHDL语言可以看作是下面几种语言的集成； sequential language + concurrent language + net-list language + timing specification + waveform generation language ＝＞ VHDL 1987年12月正式成为IEEE标准，这个版本是IEEE Std 1076- 1987。 1993年的新版本为IEEE Std 1076-1993，是87版本的扩展版本。 VHDL可以描述数字硬件器件模型。这种模型指定器件的外部 视图以及一个或多个内部视图。硬件的内部视图指定其功能或结构 ，而外部视图指定器件与其他模型的通信接口。图1-1说明了硬件器 件和相应的器件模型。 图1-1 器件与器件模型 器件到器件模型映射是一对多的，也就是说，硬件器件可以有 多个器件模型。图1-2说明有多个器件模型的硬件器件的VHDL框架 结构，每个器件模型代表一个实体。 图1-2 器件的VHDL框架结构 实体是实际器件的硬件抽象。每个实体采用一个模型，包括外 部框架结构和一个或多个内部框架结构。同时，一个器件可以用一 个或多个实体来描述。 为了描述实体，VHDL提供了5种不同类型的结构，称为设计单 元： ① 实体声明（entity） ② 结构体（architecture） ③ 配置（configuration） ④ 程序包（package） ⑤ 库（library） 实体由实体声明和至少一个结构体组成。 ● 实体声明描述实体的外部视图，例如：输入和输出信号名称。 ● 结构体包括实体的内部描述，例如：一系列相互连接的实体 结构的元件，或是一系列代表实体行为的并行或时序语句。图1-3 表示了一个实体和一种可能的模型。 ● 配置声明用来生成实体配置。从跟实体有关的结构体中选出 一个结构体，与实体进行绑定。同时它也能将所选结构体中的元件 与其它实体进行绑定。一个实体可以有多个不同的配置。 图1-4表示了E1实体的配置。 结构体E1_A2 、E1_A3和E2_A1中分别有元件BX 、CX和 M1，其它结构体是没有任何层次的纯行为模型。结构体E1_A3绑定 到实体E1，结构体E2_A1绑定到实体E2，结构体E3_A2绑定到实 体E3。还有另一种类型的绑定，即结构体E1_A3中的元件CX绑定 到实体E2，结构体E2_A1中的元件M1绑定到实体E3。 ● 程序包声明集成了一系列相关的声明，包括类型声明、子 类型声明、子程序和元件的声明，这些声明可以被两个或多个设计 单元共享。一个程序包体包括程序包声明中声明的子程序的定义。 ● 库单元可独立存在于一个设计文件中，它存储被编译后的硬 件描述（模型）的部分。