《CPLDFPGA技术应用》课程设计- DDS的函数信号发生器汇.doc

机械与电子工程学院 应用电子专业 《CPLD/FPGA技术应用》 题目： DDS的函数信号发生器 专业： 应用电子技术 班级： 09应电1班 成员： 指导老师： 2011年06月摘 要 直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。本文在讨论DDS的基础上，介绍利用FPGA设计的基于DDS的信号发生器。 关键字：FPGA；DDS；函数信号发生器； 目 录 摘 要 2 关键字 2 目 录 3 一、项目相关信息 4 1、项目名称 4 2、项目成员 4 3、成员学号 4 4、项目分工 4 二、功能分析 4 三、DDS技术工作原理 4 四、方案选择 5 五、DDS的FPGA实现 6 1、相位累加器与相位寄存器的设计 6 2、 基于1／4波形的存储器设计 7 五、D/A转换电路 7 六、项目的完成情况 8 1、基本完成项目设计的各项要求： 8 2、本设计缺点在于： 8 七、实物拍摄 9 八、结论 14 一、项目相关信息 1、项目名称：基于FPGA的函数信号发生器 2、项目成员：梁泽豪、冯德就 3、成员学号：0501090106、0501090167 4、项目分工： 梁泽豪负责编程序、做实物、PPT 冯德就负责生成MIF文件、消抖 二、功能分析 1. 利用DDS技术产生稳定的正弦波、方波和三角波，输出频率为1HZ~200KHZ，且频率可调，步进为1HZ、100HZ、1KHZ和10KHZ，峰值为0~5V。 2. 显示电路用来显示输出信号的频率值。 3. 用Verilog HDL进行建模和模拟仿真，再利用FPGA进行实现。 三、DDS技术工作原理 DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术，主要通过查波形表实现。由奈奎斯特抽样定理理论可知，当抽样频率大于被抽样信号的最高频率2倍时，通过抽样得到的数字信号可通过一个低通滤波器还原成原来的信号。DDS信号发生器，主要由相位累加器、相位寄存器、波形存储器、D／A转换器和模拟低通滤波器组成如图1所示。fR为参考时钟，K为输入频率控制字，其值与输出频率相对应，因此，控制输入控制字K，就能有效控制输出频率值。通常情况下，K值由控制器写入。 　　由图1可知，在参考时钟fR的控制下，频率控制字K与相位寄存器的输出反馈在相位累加器中完成加运算，并把计算结果寄存于相位寄存器，作为下一次加运算的一个输入值。相位累加器输出高位数据作为波形存储器的相位抽样地址值，查找波形存储器中相对应单元的电压幅值，得到波形二进制编码，实现相位到电压幅值的转变。波形二进制编码再通过D／A转换器，把数字信号转换成相应的模拟信号。低通滤波器可进一步滤除模拟信号中的高频成分，平滑模拟信号。在整个过程中，当相位累加器产生一次溢出时，DDS系统就完成一个周期输出任务。频率控制字K与输出波形频率的函数表达关系式为： f0=(K/2N)fR (1) 　　式中，K为频率控制字；fR为参考时钟，N为累加器的位宽值。当K=l时，可得DDS的最小分辨率为： fmin=fR/2 (2) 为了得到较小分辨率，在实际工程设计中，N一般取得较大值，该系统是N取32位设计的。 四、方案选择 本设计所用到的关键器件主要是可编程逻辑器件(FPGA)、D／A转换器和运算放大器。 FPGA采用Altera公司的低成本CycloneII系列EP2C5T144C8。Cyclone II 器件提供针对低成本应用的用户定制FPGA特性,其密度分布范围广,含有丰富的存储器和嵌入式乘法器,并各种外部存储器接口和I/O协议。 D／A转换器则有两种方案的选择：一是采用我较为熟悉的PCF8591芯片，利用I2C总线控制，其优点在于PCF8591系列芯片集成了DA和AD在芯片内部，输出的直接是一个0v到5v的电压值，但是此方案在程序上较为复杂，而且转换速度极可能跟不上；二是采用National Semiconductor公司的DAC0832，该系列芯片可不