《数字电子技术基础》课程设计说明书-多功能数字钟汇.doc

目 录 摘要…………………………………………………………………………………… I Abstract…………………………………………………………………………………………… Ⅱ 1 数字钟的构成……………………………………………………………………… 1 1.1方案设计……………………………………………………………………… 2 1.1.1总方案设计……………………………………………………………… 2 1.1.2部分电路方案设计……………………………………………………… 2 2 数字钟单元电路的设计…………………………………………………………… 4 2.1 振荡器电路设计………………………………………………………………4 2.2 时间计数单元设计……………………………………………………………4 2.2.1 集成异步计数器74LS90………………………………………………5 2.2.2 用74LS90构成秒和分计数器电路………………………………… 6 2.2.3 用74LS90构成时计数器电路……………………………………… 7 2.2.4 时间计数单元总电路………………………………………………… 8 2.3 译码显示单元电路设计……………………………………………………… 9 2.3.1 译码器74LS48 ……………………………………………………… 9 2.3.2 显示器LG5011AH……………………………………………………11 2.3.3 译码显示电路…………………………………………………………12 2.4 校时单元电路设计……………………………………………………………13 2.5 报时电路设计…………………………………………………………………………13 2.6 闹钟电路设计…………………………………………………………………………15 3 数字钟的实现电路及其工作原理…………………………………………………16 4仿真结果……………………………………………………………………………17 5 电路的安装与调试…………………………………………………………………19 6课程设计心得与体会……………………………………………………………… 19 参考文献……………………………………………………………………………… 20 附录1………………………………………………………………………………… 21 1 数字钟的构成  数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号作为数字钟的时间基准然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位分计数器满60后向小时计数器进位小时计数器按照24翻1规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致故需要在电路上加一个校时电路计时出现误差时可以用校时电路校时、校分图 1所示为 译码器 译码器 译码器 24进制 60进制 60进制 整点报时及闹钟 校时 校分 晶体振荡器 分频器 图1-1数字钟电路系统的组成框图 1.1方案设计 1.1.1总的方案设计： 方案一：用各种门电路直接搭接数字钟电路，但此种方案花时间较多，所需元件众多，电路复杂。 方案二：用计数器74LS90以及译码器74LS48等芯片组成电路，所需连线较第一种简单很多，很容易实现。 方案三：用单片机实现计数及显示等，这种方案简单明了，只需要写好程序就可以，很容易达到任务要求。但单片机对个人能力要求较高，需要系统的学习。 综上，由于本人还没有学单片机所以决定采用第二种方案。 1.1.2 部分电路方案设计： 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。 方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 图1.1 555与RC组成的多谐振荡器方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 图 1.2 石英晶体振荡器由集成逻辑门与RC组成的时钟源振荡器 图 1.3 门电路组成的多谐振荡器图 经论证