《硬件课程设计》实验报告—交通灯指挥系统设计汇.doc

《硬件课程设计》 —交通灯指挥系统设计 实 验 报 告 成员：（信安08-3班） （信安08-2班） 指导老师： 日期：2010-12-31 交通灯指挥系统课程设计 需求分析 红绿交通灯是我们日常生活经常见到也是必不可少的，随着城市社会经济的发展,城市道路交通供给和需求的矛盾日益突出,并引发很多交通问题。引脚功能 　　RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。 　　CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输. 　　RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。 　　WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。 　　D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。 　　PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器， 一个8位的数据输入锁存器。 　　PB0～PB7:端口B输入输出线，一个8位的I/O锁存器， 一个8位的输入输出缓冲器。 　　PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器， 一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口， 每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。 　　A0,A1:地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器. 　　当A0=0,A1=0时,PA口被选择; 　　当A0=0,A1=1时,PB口被选择; 　　当A0=1,A1=0时,PC口被选择; 　　当A0=1.A1=1时,控制寄存器被选择.工作原理 　　8253具有3个独立的计数通道，采用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。 　　一、8253内部结构 　　8253芯片有24条引脚，封装在双列直插式陶瓷管壳内。 　　1.数据总线缓冲器 　　数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。 　　2.读／写控制 　　读／写控制分别连接系统的IOR#和IOW#， 由CPU控制着访问8253的内部通道。接收CPU送入的读／写控制信号， 并完成对芯片内部各功能部件的控制功能， 因此， 它实际上是8253芯片内部的控制器。A1A0：端口选择信号，由CPU输入。8253内部有3个独立的通道和一个控制字寄存器， 它们构成8253芯片的4个端口，CPU可对3个通道进行读／写操作3对控制字寄存器进行写操作。 这4个端口地址由最低2位地址码A1A0来选择。如表9.3.1所示。 　　3.通道选择 　　(1) CS#——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。 　　(2) RD#、WR#——读／写控制命令，由CPU输入， 低电平有效。RD#效时，CPU读取由A1A0所选定的通道内计数器的内容。WR#有效时，CPU将计数值写入各个通道的计数器中， 或者是将方式控制字写入控制字寄存器中。CPU对8253的读／写操作如表9.3.2所示。 　　4.计数通道0～2 　　每个计数通道内含1个16位的初值寄存器、减1计数器和1个16位的（输出）锁存器。8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制（BCD码）计数。采用二进制计数时， 最大计数值是FFFFH， 采用BCD码计数时。 最大计数值是9999。与此计数器相对应， 每个通道内设有一个16位计数值锁存器。必要时可用来锁存计数值。 　　当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中、被计数的事件应以脉冲方式从CLK端输入， 每输入一个计数脉冲，计数器内容减“1”，待计数值计到“0”。 OUT端将有输出。表示计数次数到。当某个通道用作定时器时。 由CLK输入一定频率的时钟脉冲。根据要求定时的时间长短确定所需的计数值。并预置到计数器中，每输入一个时钟脉冲，计数器内容减“1”， 待计数值计到“0”。OUT将有输出，表示定时时间到。允许从CLK输入