小尺寸半导体器件中硅化物工艺优化及缺陷改进研究-集成电路工程专业论文.docx

第一章绪论金属娃化物在大规模集成电路VLSI/ULSI器件技术中起着非常重要的作用。它被广泛应用于源/漏电极和娃栅电极，用于改善源漏极和栅极与金属之间的欧姆接触。其中自对准桂化物（self-alignedsilicide)工艺已经成为目前超大规模集成电路的关键制造工艺之一。它给高性能逻辑器件的制造提供了诸多好处。金属娃化物工艺大大减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，并缩短了与栅相关的RC延迟。它采用自对准工艺，无须增加光刻和刻烛步骤，不受光刻技术瓶颈的影响。通过高烛刻选择比的湿法烛刻，便能得到理想的娃化物。金属娃化物在集成电路制造技术中起着非常重要的作用。金属娃化物主要应用于源漏电极和多晶桂栅栅极与金属之间的接触。自对准娃化物（self-alignedsilicide)工艺已经成为超高速CMOS逻辑大规模集成电路的关键制造工艺之一。该工艺减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，从而缩短与栅电极相关的电阻电容延迟。1.1金属硅化物工艺的演变金属娃化物作为源漏极和娃栅极与金属之间的电阻接触，影响器件性能。半导体器件速度的影响可由以下RC延时的公式中直观获得。器件物理结构已经确定的提下，降低源漏极和娃栅极与金属之间的接触电阻有助于提高器件的电学性能。RC延时的公式如下：T:RC:Rs*Lz*E()x/X()xT：时间延迟R：电阻C：电容Rs：多晶娃(含金属娃化物）薄片电阻U ：栅极长度E?x：氧化层介电常数X?x：氧化层厚度大规模的半导体工业制造有别于在实验室内做实验。它必须要求材料的性能优越，同时对整个集成电路工业具有良好的兼容性，且必须充分考虑成本安全性1等问题。半导体业界对金属娃化物的性能和工艺有如下一些具体要求：■与娃晶附着力好，■通常情况下不与娃发生反应，■自身低电阻率，■与娃金属之间的接触电阻低，■适当的肖特基势全高度(Schottky-BarrierHeight),■热稳定性好，■表面平整，以利于后续光刻与烛刻工艺，■抗腐烛，抗变质性能良好，■抗氧化力强，■良好的工艺兼容性，■隔绝金属导线原子的穿透■电流引起之原子迁移（Electromigration)不严重，半导体生产中常用的娃化物，大体分为两类：1.难恪金属桂化物，指周期表工VB、VIB族元素的桂化物，如娃化钦、娃化鹤等；2.贵金属和近贵金属桂化物，化钼、娃化钻等。整个半导体工艺演变历史里，总共经历了三代，分别是：钛鞋化物TiSiz,钴娃化物CoSi,，镜娃化物NiSi。钦娃化物TiSi,被最早广泛应用于0.25微米以上MOS技术。其工艺是首先采用诸如物理气相沉积等方法先将铁金属沉积在晶片上，然后经过稍低温度的第一次热退火（600?70(rC ),得到高阻的中间相C49，进过湿法选择性烛刻去除余量未反应的铁金属，最后再经过温度稍高的第二次热退火（800? 90(rC )使C49相转变成最终需要的低阻C54相。对于铁娃化物而言，最大的挑战在于TiSi2的线宽效应。即TiSi2电阻会随着线宽或接触面积的减小而增加。原因是当线宽变得过窄时，从C49相到C54相的相变过程会由原先的二维模式转变成一维模式。这使得相变的温度和时间将大大增加。而过高的退火温度会使主要的扩散元素Si扩散加剧而造成漏电甚至短路的问题。因此随着MOS尺寸的不断变小，导致TiSi,相变不充分而使接触电阻增加的现象（图1.1-1).21000 -T00,2628rm TSi?100 --o\Cto -隱■ 0.50Jim.64nm TiSiZ賣-乂二0.1..\--- FULLTHANSFO RM ATION_AGGLOM ERATION0.0111-1-1000100200300T-T fK)图1.1-1不同线宽尺寸TiSix相变温度与时间的曲线在?.18微米至90纳米工艺中，娃化钻得到了普遍应用。相对于娃化钛，娃化钻不仅没有线宽效应，在抑制桥接上也比较有优势。钴娃化物在该范围的尺寸条件下没有出现线宽效应。钴娃化物形成过程中的退火温度要低于钛娃化物工艺，有利于降低整个流程的工艺热预算。同时造成器件各个电极之间的漏电和短路的桥通(bridge)缺陷也得到改善。在形成娃化物TiS;UCoSiz的过程中，主要移动的原子分别为娃，钴。娃元素是娃与钛界面反应时的主要扩散元素。如果铁娃化物的第一道退火温度、时间、气氛不理想，容易造成多晶桂栅电极到源/漏极间的介电质侧壁层上形成二娃化钛等不吳被氨水及双氧水溶液去除之化合物。此所谓的桥接(Bridging)现象，桥接现象会使器件各个电极之间短路，最终导致器件的失效。钴元素是娃与钴界面反应时之主要扩散元素，因此在介电质侧壁层上不会形成娃化物，从而杜绝了桥接现象的产生。在90纳米及其以上尺寸,虽然高阻的娃化钴CoSi到低阻的二娃化钴CoS