纳米芯片互连特性分析及热设计技术研究-微电子学与固体电子学专业论文.docx

西安电子科技大学 学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：日期： 西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位 期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件，允许 查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复 制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再攥写的文章一律署名单位 为西安电子科技大学。（必威体育官网网址的论文在解密后遵守此规定） 本学位论文属于必威体育官网网址，在年解密后适用本授权书。本人签名：导师签名： 日期：日期： 摘 要随着微电子技术的发展，芯片特征尺寸不断缩减而集成度持续上升，当前处 理器单片集成晶体管数量已达十亿以上，芯片产品小型化和高性能化已形成必然，但功耗密度的上升一直是制约集成电路发展的瓶颈，其结果势必造成芯片越来越 “热”。微电子芯片的性能、可靠性与寿命一直受工作温度及其分布的影响，因此， 如何评估和解决芯片的热问题是设计人员亟待解决的关键问题之一。纳米级金属互连已达 13 层，顶层互连线承载的高速、高驱动大信号，低 K 介 质较差的热导率以及远离低温衬底的散热路径使得片内最热部分位于顶层互连。 与温度密切相关的互连金属 Cu 材料电阻率的计算受各种散射机制的影响变得复杂起来，给电路性能的准确估计蒙上了阴影。而热电制冷器的出现在片外为解决散 热问题提供了一种有效的技术手段。本文从互连建模、互连线温度分布、金属电 阻率参数估计、热电制冷器性能优化等角度围绕芯片降温开展系统的研究，并取得了以下研究成果：1. 针对顶层互连，本文提出了一种考虑通孔效应和边缘热耦合分布的热电仿 真方法。基于热电的二元性，考虑热流的温度效应并给定迭代收敛条件，对多层互连网络进行了建模仿真。在纳米工艺节点条件下，针对不同介质材料进行分析 讨论，并与有限元结果进行了比较。计算得到介质材料、通孔热阻与互连温升的 关系，给出了不同工艺参数下的全局互连温升情况。采用该方法能够快速精确的给出互连温度分布，预测并优化未来工艺条件下顶层互连线。2. 针对传统金属电阻率散射模型的不足，提出了考虑表面散射和晶界散射的 简化电阻率模型，建立了晶粒尺寸与薄膜厚度的关系表达式，表明薄膜厚度与晶粒大小并非简单相等。考虑晶粒尺寸效应的电阻率模型结果，减少了与实验数据 的相对标准差，并降低了计算复杂度。特别是在超薄纳米级金属薄膜厚度范围内， 所提模型误差缩小更为明显。考虑晶粒尺寸效应后的简化模型与现有实验数据实现更好的吻合，可以精确评估超薄金属薄膜电阻率，为集成电路中尺寸不断缩减 互连线的延迟、功耗及可靠性等性能指标提供了有效估算手段。3. 针对传统集成电路 EDA 工具对电路性能估算的不足，本文寻求基于神经网络的方法来解决电阻率估算问题，通过统计学方法对隐含层神经元数进行优化， 提出一种反馈式神经元数优化方法，建立了反馈式 BP 神经网络的电阻率预测模 型。通过一定数量的学习样本训练和测试样本比较，优化后模型预测值与采用现 有模型计算值的最大误差不超过 4%，实现较高的精度及良好的泛化能力，改善了 电学参数值与金属 Cu 电阻率较好的非线性映射。4. 热电制冷器(Thermoelectric Cooler)为当前纳米级集成电路的散热问题提供 了一种可行的热解决方案。本文首先对考虑电路和互连线缓冲器功耗模型进行简化，基于 TEC 表面温差与热流密度，提出等效 TEC 热阻模型。根据一维热模型，对于同一设计，计算出两种封装的稳态温度。在获取最大 COP 和最低 TEC 功耗的 条件下，对 p-n 热耦合对进行数值优化。在 50 nm 工艺下，与传统封装结构相比较 采用集成的 TECs 封装能够降低系统稳态温度，以牺牲部分 TEC 功耗为代价，获 取系统性能最大时的电流最优值。经过优化后分析给出了 COP 和功耗最优值与 TEC 电流的关系。5. 衬底的非均匀温度分布以及热电制冷器半导体材料的温控特性会给制冷器 的性能造成一定的影响。基于热电制冷器性能参数的温度相关性，本文提出了一种考虑二维热分布的数值稳态模型。根据热电的二元性，针对多级 TEC 耦合对，对已有 spice 模型进行改进，进而提