电子学 逻辑门电路.pptVIP

第三章 逻辑门电路 半导体的共价键结构 空穴的出现时半导体区别于导体的一个重要特征 对外呈现电中性 当外加电场时，电子与空穴会移动 杂质半导体 硅晶体掺入五价元素，如 磷、砷、锑 对外呈现电中性 杂质半导体 硅晶体掺入三价元素，如 硼、铝、铟 对外呈现电中性 由于电场作用而导致载流子的运动称为漂移。 由于某种原因，会产生某一特定区域的空穴或电子浓度高于正常值，基于载流子浓度差异和随机热运动速度，载流子从浓度高的区域向浓度低的区域扩散，形成扩散电流。 PN结加正向电压 PN结加正电压VF，形成外电场，外电场与内电场方向相反，P区多数载流子空穴?PN结， N区多数载流子自由电子?PN结，中和掉原来 PN结加反向电压 PN结加反电压VF，形成外电场，外电场与内电场方向相同，P区空穴和N区电子进一步离开PN结，空间电荷区宽度加厚，PN结呈现出一个阻 PN结反向击穿 PN结两端的反向电压增大到一定数值是，反向电流突然增加，这个现象称为反向击穿，发生击穿所需要的反向电压VBR称为反向击穿电压。 1.静态特性 断开时，IOFF=0 闭合时，UAK=0 2.动态特性 开通时间ton=0 关断时间toff=0 实际半导体二极管的开关特性 静态特性 伏安特性曲线为： 二极管的开关特性 表现在正向导通与反向截止这样两种不同状态之间的 转换过程，当工作频率很高时，要求转换速度很快（微 秒或纳秒量级） 正向导通－反向截止，所需时间长； 反向截止－正向导通，所需时间短. CMOS器件 总体来说，已经达到或者超过TTL器件的水平。 CMOS器件：功耗低、扇出数大、噪声容限大 3.2 TTL逻辑门电路 TTL：Transistor Transistor Logic BJT: Bipolar Junction Trasistor 双极结型晶体管 能收集电子的原因: ↓本身有内电场， 又若VcVb还有外反电场 ↓E电场使P区的自由电子向上面的集电极迅速移动 ） 3.2.1 BJT的开关特性 IE=Ib+Ic 放大倍数 3.2.1 BJT的开关特性 由单一或非门实现 由单一与非门实现 2. 或非门 结构特点：用两个BJT管T2A和T2B代替TTL与非门中的T2。 工作原理：若两个输入端A、B为低电平，则T2A和T2B均将截止，iB3=0，输出为高电平。若A、B有一个高电平，则T2A或T2B将饱和，导致iB30，便使T3 饱和，输出为低电平，实现了或非功能。 3.2.5 集电极开路门和三态门电路 但若出现两个TTL门电路一个门输出端为高电平，而另一个为低电平，这样两TTL门电路将形成低阻通路，产生很大的电流，导致器件烧毁。这一问题采用集电极开路（OC Open Collector）门来解决。 集电极开路是指：TTL与非门电路的推拉式输出级中，删去电压跟随器。 1. 集电极开路门 在工程实践中，往往需要将两个门的输出端并联以实现与逻辑功能，这称为线与。 线与：将多个OC门的输出端并联以实现与逻辑功能的电路。 RP为上拉电阻。 当OC门中的一个TTL门的输出为低电平，其他为高电平时，灌电流将由一个输出BJT（T1或T2）承担。此时RP起限制电流的作用。使IOL不超过IOL(max)。 由于门电路的输出、输入电容和接线电容存在，RP影响OC门的开关速度。 RP越大开关速度越慢。 缺点：利用OC门虽可以实现线与的功能，但外接电阻RP的选择受到限制不能太小，因此影响了工作速度。同时省去了有源负载，使得携负载能力下降。 2. 三态与非门（TSL） 当控制端EN=0时，即T7导通，从而T4截止。同时T1导通，使得T2、T3截止。L与上下两个支路均开路，L高阻。 当控制端EN=1时，T5倒置放大，T6饱和，T7截止。此时电路处于工作状态，L=AB 三态与非门（TSL）的其他实现 （a）控制端高电平有效（b）控制端低电平有效 以（a）为例 当控制端EN=1时，即P=1，D截止，TSL电路处于工作状态。 当控制端EN=0时，即P=0, T2、T3管截止， D导通，并把Q点电位钳制在小于1V的电平上， T4管和D1也不可能导通。输出端开路，成高阻状态。 3.5 逻辑描述中的几个问题 3.5.1正负逻辑问题 在逻辑电路中，输入和输出一般都用电平表示。H表示高电平；L表示低电平。 人们规定：另H=1,L=0。称为正逻辑；或另H=0,L=1。称为负逻辑。 由正逻辑变为负逻辑： 2.正负逻辑的等效变换 1. 正负逻辑的规定 3.5.2基本逻辑门电路的等效符号及应用 同一逻辑体制下，可用两种不同的方式描述同一逻辑运算。 不