逻辑设计和数字系统no2_9.ppt

清华大学电子工程系99－10－18 作者：清华大学电子工程系罗嵘 * * 组合逻辑电路的竞争和冒险 竞争和冒险（险象） A L 1 (a)非门 (b)波形图 A 50% L 50% tpHL tpLH 图2.38传输延时 图2.39两级或非门电路 图2.40波形图(B=0) t2＋2tpd A L t2 t1 t3 t4 t2＋tpd tpd 当一个门的输入有两个或两个以上变量发生改变时，由于这些变量（信号）是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争。 ?1 A B ?1 1 2 B=0 竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发生（如上例中的t1，t3时刻，没有毛刺），或虽有冒险发生，但不影响系统的工作，则称这种竞争为非临界竞争。 险象的类型 从险象的波形上，可分为静态和动态险象 输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出产生了毛刺，这种险象称为静态险象。若输出的稳态值为0，出现了正的尖脉冲毛刺，则称为静态0险象；若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1险象。 输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态险象 0 0 1 1 1 0 静态0险象 静态1险象 由1变0 由0变1 动态险象 A L B C D E F G ?1 1 动态险象举例 A D L E F G B=1，C=1 A L B A B L tpd 函数险象举例 从引起险象的具体原因上，险象分为函数险象（亦称功能险象）和逻辑险象。函数险象是逻辑函数本身所固有的；当多个输入变量发生变化时，常常会发生逻辑险象。 险象的消除 代数法：图2.39中有静态0险象 无险象的电路 有险象的电路 A B C 1 D A B C 1 D B=C=1 B=C=1 下例有静态1险象