VHDL实例设计第7讲.pdf

  1. 1、本文档共13页,其中可免费阅读4页,需付费180金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1、减法计数器 功能描述: 同步十进制减法计数器。Clk 为时钟信号输入端,rst为复 位端,q为计数输出端。 1、减法计数器 代码(1): LIBRARY IEEE; USE ieee.std_logic_1 164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY test30 IS PORT ( clk,rst: IN std_logic; q: OUT std_logic_VECTOR(3 DOW NTO 0)); END tes

文档评论(0)

好文精选 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档