新型系列器件简介PPT培训课件.ppt

第1章 Altera新型系列器件简介 ;1.1 MAX Ⅱ器件;1. 成本优化的架构 传统上，CPLD由基于宏单元的逻辑阵列块(LAB)和特定的全局布线矩阵组成。这种基于宏单元的架构，随着逻辑密度的增加，布线区域呈指数性增长，因此当密度大于512宏单元时，不具有高效的可升级性(见图1.1)。;图1.1 低成本的MAXⅡ架构占用更小的裸片面积 ;新型MAXⅡCPLD架构包括基于LUT的LAB阵列、非易失性Flash存储器块和JTAG控制电路(见图1.2)。多路径连线设计采用最有效的直接将逻辑输入连接到输出的连线方式，从而获得了最高的性能和最低的功耗。;2. 低功耗;3. 高性能;图1.4 tPD1和tPD2参数之间的区别 ;4. 用户Flash存储器;图1.5 使用独立的串行EEPROM ;用户Flash存储器与JTAG电路及内核逻辑之间都有接口，用户可以灵活地采用各种方法对存储器进行读写操作。如果想把用户Flash存储器连接到一个标准总线，如串行外设接口(SPI)、并口等，可在Quartus Ⅱ软件中通过一个基于GUI的宏功能(Megafunction)自动创建相应的接口(见图1.7)。 ;用户Flash存储器块内部分为两个区，每个区可以独立进行擦除、读和写操作。用户Flash存储器本身的接口采用一根串行地址/数据输入信号和一根串行数据输出信号。按地址索引的数据宽度是16比特，同时数据也以16比特一段地读出来。可选的自动增量选项允许用户向用户Flash存储器发出一个地址，然后使地址自动累加，从而访问连续地址中的数据。 使用QuartusⅡ软件的Flash存储器宏功能(Megafunction)，用户可以选择用一个SPI接口、并口或者可编程逻辑例化的定制接口，作为与用户Flash存储器的接口。用户生成的宏功能将自动创建这些接口的逻辑。;MAXⅡ器件支持实时在系统可编程(ISP)，允许用户编程正在工作的器件。这个功能使得用户可以快速地进行现场产品升级，而无须将设备断电之后再重新进行初始化配置。 MAXⅡ器件中，将Flash配置块和可编程逻辑块分离，使得实时ISP成为可能。新的设计能够直接下载到器件中，也可以等到下一个上电循环的时候再加载。 另外，实时ISP功能允许多个设计者同时操作一个器件，独立地更新该器件，而不会互相造成影响。远程升级应用实例中，FPGA配置设计升级只会造成微控制??的扩展I/O瞬间中断。 ;图1.8 远程现场升级典型应用(FPGA配置) ;使用实时ISP功能的第一步是通过一个确定的或者远程的连接(例如一个电话调制解调器或一个以太网连接)，将编程比特流发送给应用系统(见图1.9)，然后远程升级系统通过JTAG端口将数据发送给配置Flash存储器并存储起来。 在下载的过程中，用户Flash存储器、可编程逻辑以及I/O管脚依然在工作状态，保持正常运行不受干扰。I/O管脚工作不受干扰的意思是指所有的管脚仍然处在已知的工作状态，升级过程不会引入任何毛刺干扰。在系统保持运行的前提下，新的编程比特流可以在任何时候下载到配置Flash存储器中。 ;图1.9 下载编程比特流 ;图1.10 逻辑配置 ;MAXⅡ架构支持MultiVolt，允许器件在1.8 V、2.5 V或3.3 V电源电压环境下工作。目前对应电源电压有两个器件系列可选。该特性使设计者可以减少电源电压的种类数量，简化板级设计。 ;图1.11 MultiVolt操作 ;MAX Ⅱ器件还支持Altera的多电压I/O接口特性，允许和其他器件保持1.5 V、1.8 V、2.5 V或3.3 V逻辑级的无缝连接(见图1.12)。其中，EPM240和EPM570器件含两个I/O区，EPM1270和EPM2210含4个I/O区，每个I/O区可以采用独立的VCCIO供电。 ;MAXⅡ CPLD具有一种被称为JATG翻译器的功能，这种功能允许通过MAXⅡ器件执行定制的JTAG指令，配置单板上不兼容JTAG协议的器件，从而简化了单板管理。;用户可以在器件的硬件逻辑中实现JTAG状态机，也可以在可编程逻辑中实现用户指令移位寄存器和逻辑。后一种实现方式允许在MAX Ⅱ正常工作时使用JTAG状态机，而不是只能在器件编程和测试时使用。 ;此外，JTAG翻译器还可以作为Flash下载器使用。标准的Flash存储器件不支持在系统编程的JTAG扫描接口。Flash器件一般通过它所连接器件的串行JTAG边界扫描链来进行编程。由于编程指令必须经过JTAG器件的每个I/O引脚一次一个比特地移位，直到指令到达连接Flash器件的那些引脚，因此这种方式效率很低。 有了MAXⅡ器件内的JTAG翻译器，通过定制的指令，我们就可以通过一个专用的I/O扫描链来编程和验证Flash器件