4 光电成像系统幻灯片.pptVIP

5.1 * 5.2 * * 通过串口对各个寄存器送入串行数据控制增益和偏置等。 集成视频处理器 以XRD9855为例 * XRD9855 RST、SHP和SHD延时调节原理框图 CDS需要RSTCCD、SHP和SHD位置精密调节。通常使用延迟线。 集成视频处理器 以XRD9855为例 * XRD9855 RST、SHP和SHD延时调节表 集成视频处理器 以XRD9855为例 * 多种因素会使视频输出信号的暗电平出现波动；为使暗电平维持一个固定电平，XRD9855中偏值调节以CCD输出的黑电平参考为依据，在输入指令的控制下自动完成。 XRD9855暗电平调节原理框图 集成视频处理器 以XRD9855为例 * 12-bit, 36 MHz ADC 相关双采样 (CDS) 6 dB～42 dB 10-bit 可变增益放大器(VGA) 暗电平嵌位电平可控 片上集成时序发生器，精密时序核的时间分辨率 600 ps 支持6相 垂直时钟 支持2相和4相水平时钟模式 片上集成3 V 水平和 RG驱动器 支持电子快门和机械快门 AD公司为静止拍照数码相机设计生产 集成视频处理器 以AD9995为例 * 集成了CDS、可变增益放大器(VGA)、时序发生器、驱动器等。 集成视频处理器 以AD9995为例 * AD9995支持最大的CCD像元尺寸为4096×4096 AD9995能产生CCD垂直和水平时序的所有脉冲，也能产生AFE所需的内部脉冲。 集成视频处理器 以AD9995为例 * 水平时序H1~ H4脉冲和复位RG脉冲驱动器的等效电路，最大驱动电压为3.3V。 水平时序 集成视频处理器 以AD9995为例 * AD9995精密时序发生器的工作依赖于“精密时序核”，它是 AD9995 中所有时间序列生成的基础。精密时序核使用主时钟(CLI)输入作为参考脉冲，主时钟频率应该与CCD像元时钟相同。 下图是精密时序核将主时钟周期分为48个子周期的说明。 当主时钟CLI频率为20 MHz 时，精密时序核的沿分辩率为 1 ns。 水平时序 集成视频处理器 以AD9995为例 * 1. RG 上升沿位置 2. RG 下降沿位置 3. SHP 采样位置 4. SHD 采样位置 5. H1 上升沿位置 6. H1 下降沿位置(H2 与 H1反相) 7. H3 上升沿位置 8. H3 下降沿位置(H4 与 H3反相) 高速时钟可编程的位置图 水平时序 集成视频处理器 以AD9995为例 * 分区 沿位置(10进制) 寄存器值(10 进制) 寄存器值(2 进制) 1 0~11 0~11 000000 ~ 001011 2 12~23 16~27 010000 ~ 011011 3 24~35 32~43 100000 ~ 101011 4 36~47 48~59 110000 ~ 111011 与XRD9855中延迟调节的功能类似。 参数 长度(bit) 范围 描述 极性 1 高/低 控制HL、H1、H3和RG的极性 上升沿 6 0~47个位置 控制HL、H1、H3和RG的上升沿 下降沿 6 0~47个位置 控制HL、H1、H3和RG的下降沿 采样位置 6 0~47个位置 控制SHP和SHD的采样位置 驱动能力 3 0~7个电流强度 控制HL、H1、H4和RG的输出(4.1mA/步) 复位和采样脉冲的位置由沿位置寄存器设定。沿位置寄存器6位，沿位置只有48个。寄存器数值映射到4个分区，每个分区包括 12个沿的位置。 水平时序 集成视频处理器 以AD9995为例 * 复位RG,行转移H1~ H4和HL, 采样时钟 (SHP 和SHD).信号沿都可以程序控制到一个像元周期内48个位置的任意一个。 水平时序 集成视频处理器 以AD9995为例 * AD9995 可以非常灵活地生成 CCD 垂直时序。 AD9995 的6相垂直转移时钟V1~V6用于将每一行电荷转移到CCD水平移位寄存器中，每一个时钟都可以单独编程；编程的过程分为4步： 利用垂直样式组寄存器为V1~V6生成独立的脉冲样式组； 利用V-脉冲样式组与附加信息一起生成脉冲序列； 使用脉冲序列构成一场垂直时序；每一场垂直时序最多可以包括7个不同的脉冲序列(对应一场的7个区)，最多可以构造6个场； 最后，使用模式寄存器将这些场组合起来完成不同的工作模式。 垂直时序 集成视频处理器 以AD9995为例 * 第一步：利用垂直样式组寄存器为V1~V6生成独立的脉冲样式组，最多可以有10种样式。 垂直时序 集成视频处理器 以AD9995为例 * 第二步：利用V-序列寄存器将V-脉冲样式组与起始位置、重复次数和行消隐脉冲等附加信息一起生成脉冲序列。最多可以产生10个脉冲序列。 垂直时序 集成