2011第4章_组合逻辑电路.ppt

第四章 组合逻辑电路的分析与设计 §4.1 概 述 组合逻辑电路的特点: 电路任一时刻的输出状态只决定于该时刻各输入 状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 §4.2 组合逻辑电路的分析方法和设计方法 分析过程一般包含4个步骤： §4.2 组合逻辑电路的分析方法和设计方法 解: 练习：分析该电路的逻辑功能。 二、 组合逻辑电路的设计方法： 设计过程的基本步骤： 二、 组合逻辑电路的设计方法： 例5：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号,通过排队电路分别从L0、L1、L2输出,在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。 （3）根据要求，将上式转换 为与非表达式： §4.3 常用的组合逻辑电路 1.编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系: 2n≥N 例如，要对十进制数符号0～9进行编码，至少需要4位二进制数。 2.二进制编码器 3位二进制编码器有8个输入端,3个输出端,所以常称为8线—3线 编码器，其功能真值表见下表：（输入为高电平有效） 各输出的逻辑表达式转换为： 用与非门电路实现逻辑功能： 3．优先编码器——允许同时输入两个以上信号，并按优先级输出。 ⑴优先编码器举例——74LS148（8线-3线） 注意：该电路为反码输出。EI为使能输入端，EO为使能输出端， GS为优先编码工作标志，都为低电平有效。 4．编码器的应用 二、译码器： 1．译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号 例：2线—4线译码器 2、集成译码器 ⑴二进制译码器74138——3线—8线译码器 ⑵、8421BCD译码器——74LS42 ⑶、数字显示译码器 常用的数字显示器有多种类型，按显示方式分，有字型 重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED) 显示器、荧光显示器、液晶显示器、气体放电管显示器等。 ⑴.显示器件：常用的是七段显示器件 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。 ⑴.显示器件：常用的是七段显示器件 七段显示器件 7448的逻辑功能： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。 （2）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （3）灭零。当输入RBI =0 ，而输入为0的二进制码0000时，则译码器的a～g输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入端使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。 例：利用 和 的配合,实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的输入信号 。 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的输入信号 。 3、译码器的应用 (1).译码器的扩展: 用两片74138扩展为4线—16线译码器 (2).设计组合逻辑电路 例1 试用译码器和门电路实现逻辑函数： 例2 某组合逻辑电路的真值表如右表所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 三、数据选择器 1.数据选择器的基本概念及工作原理 数据选择器——根据地址选择码从多路输入数据中选择一路， 送到输出。 ⑵ CC14539 — 双4选1数据选择器 3、数据选择器的应用 (1)