第2章-Intel-IA-32处理器结构与原理.pptVIP

CISC的缺点 各种指令的使用率相差悬殊：一个典型程序的运算过程所使用 的80％指令．只占一个处理器指令系统的20％ 复杂的指令系统必然带来结构的复杂性．这不但增加了设计的时间与成本还容易造成设计失误． 在CISC中，许多复杂指令需要极 复杂的操作，这类指令多数是某种高级语言的直接翻版，因而通用性差．由于采用二级的微码执行方式，它也降低那些被频繁调用的简单指令系统的运行速度 提出了精简指令的设想即指令系统应当只包含那些使用频率很高的少量指令，并提供一些必要的指令以支持操作系统和高 级语言 MUL ADDRA, ADDRB RISC的特点 RISC的着眼点不简单地放在简化指令系统上，而是通过简化指令使计算机的结构更合理，从而提高运算速度。RISC的设计要点为： ??? ①选取使用频度最高的一些简单指令和很有用但并不复杂的指令； ??? ②指令的长度固定，指令格式种类少，寻址方式种类少； ??? ③只有取数／存数指令访问存储器，其余指令操作都在寄存器之间进行； ??? ④采用指令流水线操作，实现指令并行操作； ??? ⑤大部分指令在一个时钟周期内完成； ??? ⑥CPU中通用寄存器的数目相当多； ??? ⑦以硬布线控制为主，不用或少用微程序控制，以加快指令执行速度。 RISC 使用精简指令所编写出来的代码会更长，所以执行任务所需的内存也就更大。因此，对于复杂的程序来说，由于要考虑到各种可能的情况，最终程序代码可能非常大 MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A 整数处理部件 浮点处理部件 分离型cahce 指令预取 指令配对 下面是连续传送100个字节的循环程序段 MOV SI，0200H 　　；源数据区偏移地址给SI MOV DI，0500H　　 ；目的数据区偏移地址给DI MOV CX，64H 　　　 ；待传送字节数为100，赋给CX ABC：MOV AL，[SI] ；从源区取出一个字节 MOV [DI]，AL ；存入目的数据区 INC SI ；源地址指针加1 INC DI ；目的地址指针加1 DEC CX ；CX=CX-1 JNZ ABC ；若CX≠0，转ABC Nehalem(第一代酷睿) IvyBridge（第三代） 3D晶体管结构 22nm Haswell（第四代） 22nm工艺新架构，性能更强，超频潜力更大，而且集成了完整的电压调节器； 新的指令集，Haswell添加了新的AVX指令集，改善AES-NI的性能； 核芯显卡增强，支持DX11.1、OpenCL1.2，优化3D性能，支持HDMI、DP、DVI、VGA接口标准； 接口改变，使用LGA1150接口，不兼容旧平台。 Haswell最大的卖点就是在大幅度提升性能的同时，也实现了功耗的进一步降低。 * 如果两个线程一个整型运算一个浮点运算，则可获益，因为他们使用不同运算部件，可以并行执行 如果两个线程一个需要运算，一个需要I/O， 则可获益，因为需要I/O的线程会因为I/O请求而被挂起，而此时需要运算的线程干好可以利用运算器进行运算 问题： 如果在一个核内存在两个线程，一个需要I/O，一个需要运算器，谁的优先级高？ 答：需要I/O的，因为该线程获得服务后马上就被挂起，这样可以将执行引擎让出来给另一个线程 如果两个线程要同一个共享资源，则线程切换代价小 SMT: Simultaneous multithreading * 多核＝2－10核 众核＝32核以上 CMP, Chip multiprocessors * Core 2 DUO是原生双核，不支持HT技术 Core i7是原生四核，支持HT技术 SMT和CMT是为了提高线程级并行(TLB) * 英特尔已将过去的EM64T技术改为Intel 64 Architecture 注意IA-64不是Intel 64 Architecture，IA-64是指采用EPIC技术的64位处理器安腾和安腾2系列（Itanium, Itanium 2 ） * 采用14级4流水超标量结构 是一个兼容IA-32结构的Intel 64结构微处理器； Core微结构从P6微结构中