1dxprFPGA设计指导]AltiumDesigner基于FPGA嵌入式系统设计.ppt

1dxprFPGA设计指导]AltiumDesigner基于FPGA嵌入式系统设计.ppt

  1. 1、本文档共38页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1dxprFPGA设计指导]AltiumDesigner基于FPGA嵌入式系统设计.ppt

* 系统级设置及下载 图24 关联已经建立 * 系统级设置及下载 3.选择菜单View\Devices View,器件界面将被打开,如图25所示。 图25 器件界面 * 系统级设置及下载 点击Live复选框,系统会扫描到当前的开发板使用情况(之前请确认开发板和用户电脑已经正确连接并且已经上电)。如图26所示。 图26 与开发板建立连接 * 系统级设置及下载 图27给出了当前开发板上用到的器件,系统通过扫描自动将器件显示在界面上,另外器件上方依次有带有指示灯的四个工作区,分别为编译、综合、适配,下载 四个过程,单击每个区域则完成相应的过程。也可直接点击Program FPGA完成所有过程。完成后如图28所示,其中,文本框部分为当前的配置情况。 图27 系统扫描到的器件 图28 下载过程 * 系统级设置及下载 完成编译、下载等过程后,就可以在开发板上开到实际结果了,图29为设计中所用到的处理器内核,在只需改动软件的情况下,直接可通过此界面完成对软件的编译及下载过程,而无需再将硬件下载一遍。 图29 处理器内核 * 总结 以上完成了从整个基于Altera Cyclone EP1C12 型号FPGA 项目工程的设计,通过将软硬件设计方案在NanoBoard NB1 系统开发板上实际运行验证,再逐步优化,反复下载验证,最终完成项目的开发。 结束 谢谢各位 有关Altium 公司及其产品详细情况, 请浏览: * * 下面来看一下Altium Designer所提供的IP元件库, 为了利于基于处理器的系统级设计,Altium Designer提供了一系列免费的IP元件,其中包括处理器内核,如8051, Z80 and PIC 处理器。 Altium Designer还提供一些外围设备,例如通信控制器、及其他设备 所有的IP元件都以原理图符号的形式出现,和其进行链接的是EDIF模型文件,能够适用于不同型号的FPGA。 这些IP元件都是经过验证并优化过的,能够直接从库里调用。 因为所有的IP元件都是经过验证、优化,这意味着系统综合非常的快速。而且不需要再去进行优化。 Earlier I briefly touched on IP component libraries that will be supplied with Altium Designer. I’d like to expand on that now. In order to facilitate the process of system-level design, the Altium Designer system will come with a set of IP components that can be used royalty-free in applications. The components available include a range of processor cores that are instruction set compatible with common off-the-shelf component processors, such as the 8051, Z80 and PIC processor. We also have various peripheral devices, such as communications controllers, and a range of other devices, such as generic logic component blocks. A more detailed list of IP components can be found in the Appendices that you have in your handouts. These IP components are supplied as schematic symbols that are linked to pre-synthesized EDIF models for a wide range of target FPGAs. The components have been pre-verified and pre-optimized so they can be simply taken from the libraries and used directly in a design. The inclusion of these pre-synthesized IP components in a design at the system-level means that synth

文档评论(0)

zhangningclb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档