《通信电路EDA》课程设计报告--基于VHDL语言的FIR滤波器设计.doc

《通信电路EDA》课程设计报告--基于VHDL语言的FIR滤波器设计.doc

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
长沙理工大学 《通信电路EDA》课程设计报告 学 院 城南学院 专 业 通信工程 班 级 学 号 学生姓名 指导教师 课程成绩 完成日期 2010年12月31日 课程设计任务书 城南学院 计算机与通信工程系 通信工程专业 课程名称 通信电路EDA课程设计 时间 2010~2011学年 第1学期16~18周 学生姓名 指导老师 题 目 基于VHDL语言的FIR滤波器设计 主要内容:课程设计要求设计一个FIR滤波器。要求如下: 使用MATLAB计算卷积结果,得到FIR滤波器输出信号理论值。 模拟仿真得出FIR滤波器波形仿真图。 将输出信号理论值与仿真结果进行比较。仿真结果与输出信号理论值基本吻合。 4.波形基本没有毛刺,允许在整个通带内在产生较小的峰值波动。 要求: (1)要求能独立地运用VHDL语言,EDA相关知识和Max Plus II仿真软件,编制一个简单的课程设计。 ()按要求编写课程设计报告书,能正确阐述设计和实验结果。 ()通过课程设计培养学生严谨的科学态度和团队协作精神。1)课程设计设计附件()1 引 言 6 1.1 课程设计目的 6 2 理 论 基 础 7 2.1 VHDL语言概述 7 2.2 FPGA/CPLD概述 9 3设 计 原 理 12 3.1 Max Plus II概述 12 3.2设计方案 14 3.3 MATLAB参数设置与处理 17 4模块电路设计 19 4.1 寄存器 19 4.2加法器 20 4.3减法器 21 4.4乘法器 22 4.5 FIR滤波器整体电路 23 5 小 结 25 参考文献 26 附录:程序清单 26 基于VHDL语言的FIR滤波器设计 学生姓名: 指导老师: 摘 要:本课程设计根据FIR低通数字滤波器的原理与滤波特性,通过MATLAB/Simulink软件模拟一定性能的FIR滤波器频率响应与抽头系数,在MAX+plusⅡ系统开发平台使用VHDL语言设计和仿真FIR低通数字滤波器,用软件描述硬件的动作及其功能。 关键词: VHDL; MATLAB; FIR数字滤波器; 仿真 Designing FIR low-pass digital filter based on VHDL Abstract:The course is designed FIR low-pass digital filter based on the principle and filtering characteristics, through the MATLAB / Simulink software to simulate the performance of a certain frequency response and tap FIR filter coefficients, in the MAX + plus Ⅱ system development platform for design and simulation using VHDL language FIR low-pass Digital filters, hardware, software describes the action and function Keywords: VHDL; MATLAB; FIR digital filter; simulation 1 引 言 有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。FIR滤波器具有很好的线性相位特性,使得它越来越受到广泛的重视[1]。 在本次计中,系统开发平台为MAX+plusⅡ 。MAX+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。 在本次设计中,采用的硬件描述语言是VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)[2]。VHDL

您可能关注的文档

文档评论(0)

ze122230743 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档