课程设计--555时基电路的研究与应用.docVIP

555时基电路的研究与应用 一、仿真目的 1、熟悉555型集成时基电路结构、工作原理及其特点 2、掌握555型集成时基电路的基本应用 二、设计指标要求 555时基电路是一种双极型的时基集成电路，工作电源为4．5v～18v，输出电平可与TTL、CMOS和HLT逻辑电路兼容，输出电流为200mA，工作可靠，使用简便而且成本低，可直接推动扬声器、电感等低阻抗负载，还可以在仪器仪表、自动化装置及各种电器中作定时及时间延迟等控制，可构成单稳态触发器、无稳态多谐振荡器、脉冲发生器、防盗报警器、电压监视器等电路，应用及其广泛。为了便于分析和识别电路，更好的理解555电路，按555电路的结构特点进行分类和归纳，总结555时基电路的各种应用。 电路图设计原理 集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压VCC＝+5V～+15V，输出的最大电流可达200mA，CMOS型的电源电压为+3～+18V。 1、555电路的工作原理 555电路的内部电路方框图如图1－1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只 5KΩ的电阻器构成的分压器提供。它们分别使高电平比较器A1 的同相输入端和低电平比较器A2的反相输入端的参考电平为和。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。 是复位端（4脚），当＝0，555输出低电平。平时 端开路或接VCC 。 VC是控制电压端（5脚），平时输出作为比较器A1 的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01μf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。 T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。 555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。 图1－1 555定时器内部框图及引脚排列 表1 定时器的功能表 输入 输出 阈值输入⑥ 触发输入② 复位④ 输出③ 放电管T⑦ X X 0 0 导通 2/3 1/3 UDD 1 1 截止 2/3 1/3 UDD 1 0 导通 2/3 1/3 UDD 1 不变 不变 图1-2 用于频率计的单稳态触发电路 2. 延时 图1-3 用于延时的单稳态触发电路 3. 组成噪声消除电路 单稳触发器的输出脉宽应大于噪声宽度而小于信号脉宽，才可消除噪声。 如用VI作为下降沿触发的计数器触发脉冲,干扰加入,就会造成计数错误。 图1-4 用于消除噪声的单稳态触发电路 图1－5(a)为由55定时器和外接定时元件R、C构成的单稳态触发器。触发电路由C1、R1、D构成，其中D为钳位二极管，稳态时555电路输入端处于电源电平，内部放电开关管T导通，输出端F输出低电平，当有一个外部负脉冲触发信号经C1加到2端。并使2端电位瞬时低于，低电平比较器动作，单稳态电路即开始一个暂态过程，电容C开始充电，VC 按指数规律增长。当VC充电到时，高电平比较器动作，比较器A1 翻转，输出V0 从高电平返回低电平，放电开关管T重新导通，电容C上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。波形图如图1－5(b)所示。 暂稳态的持续时间tw（即为延时时间）决定于外接元件R、C值的大小。 通过改变R、C的大小，可使延时时间在几个微秒到几十分钟之间变化。当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端（4脚）接地的方法来中止暂态，重新计时。此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。 (a) (b) 图1－5 单稳态触发器 利用屏